UMTS ワイヤレス・ネットワーク

UMTS（Universal Mobile Telecommunication System）は、モバイル・ユーザ向けに広帯域データと音声通信サービスを提供する第3世代（3G）ワイヤレス・システムの1つであり、GSM（Global Systems for Mobile communications）を発展させた通信規格です。UMTS には、W-CDMA規格に基づく新しい無線インタフェースと、GPRS（General-Packet Radio Service）に基づくIP(intellectual property) コア・ネットワークが含まれます。図 1 は、UMTS ワイヤレス・ネットワークを示しています。

図 1．UMTS ワイヤレス・ネットワークのインフラ

Node B の無線インタフェースについては、W-CDMA のページで解説しています。UMTS の仕様の詳細については、第 3 世代移動通信システムの国際標準化プロジェクトである 3GPPの Web サイトを参照してください。

トランスポート層ノードのアーキテクチャ

トランスポート層ノードは、非同期転送モード（ATM）スイッチ、パケット・スイッチ、またはインターネット・プロトコル（IP）ルータ上に構築することができます。このノードは、呼制御層ノードとのインタフェース、ホスト・プロセッサ、近隣ノードとのインタフェース、およびスイッチ・ファブリックから構成されます （呼制御層ノードとのインタフェースは含まれない場合もあります）。このうち、近隣ノードとのインタフェースとスイッチ・ファブリックが、音声とデータの搬送経路を形成します。図 2 は、一般的なトランスポート層ノードのアーキテクチャを示しています。

図 2．トランスポート層ノードのアーキテクチャ

上図の構成要素のうち、呼制御層インタフェースと音声およびデータの搬送路はプログラマブル・ロジックで実装されます。呼制御層インタフェースは、HSS や CSCF、MGCF などの呼制御層ノードとのインタフェース・ロジックです。音声とデータの搬送路は、インターネット・プロトコルを使用して音声とデータのパケットを UMTS ワイヤレスネットワーク内で搬送します。図 3 は、音声とデータのパケット搬送路の実装状態を示しています。

図 3．音声／データ・パケット搬送路の機能ブロック

ブロック図をクリックして詳しいを説明ご覧下さい。

図を拡大して表示

図3で示す、音声とデータのパケット搬送路の主なファンクションは次のとおりです。

• 物理層での処理—受信側で SONET/SDH フレームや T/E/J フレームのヘッダを処理し、PPP（Point-to-Point Protocol）パケットを展開します。送信側では、PPP パケットをフレームのペイロード（データ部）に挿入し、フレーム・ヘッダを追加します。
• 上位層での処理—搬入されたパケットの解析、フレーム化、分類、および修正を行います。通常は暗号化と圧縮用に通常プロセッサが使用されており、特別なプロセッサによって高速化が図られているケースも少なくありません。キューイングとトラフィックの管理では、パケットを優先度に応じて異なるキューに格納し、トラフィック状況に応じてパケットをドロップします。
• スイッチング—スイッチング・ファブリック内で音声とデータの搬送経路のスイッチングとルーティングを実行します。キュー管理機能も含まれています。
• 制御／管理— 搬送経路の制御と、管理目的で使用するデータの収集を実行します。

アルテラと AMPP パートナーで提供する IPコア

アルテラの IP MegaStore™ Web サイト では、次の各IPコア製品の評価版を無償でダウンロードすることが可能です。

• SONET/SDH フレーマ
• T/E フレーマ
• PPP パケット・プロセッサ
• POS-PHY Level2/3
• ATM セル・プロセッサ
• UTOPIA Level2/3
• DES 暗号化コア
• MD5, SHA-1 ハッシュ・ファンクション
• SDRAM コントローラ

アルテラ製品がもたらすメリット

3G ワイヤレスネットワークの構築にアルテラ製品を導入すれば、次のようなメリットが得られます。

Time-to-Market

3G ワイヤレスネットワークの市場は企業間の競合が激しく、それだけにTime-to-Market は重要な意味を持ちます。アルテラが提供しているFPGAとIPコア製品を導入すれば、設計者は ASIC 開発に伴うターンアラウンド・タイムを待つ必要がなくなり、Time-to-Market を短縮できます。

柔軟性

3G ワイヤレスネットワークへの移行は、一回で完了する作業ではありません。いったん移行した後も、何回にもわたって徐々にサービスを拡充していくことなります。したがって、ASIC は実装プラットフォームとして実用的とは言えません。アルテラのFPGAは、独自機能を新たに追加したり、客先のシステムをリモート・アップグレードするために十分な柔軟性を備えています。

エンベデッド DSP ブロック

Stratix® IV FPGA 高性能DSP ブロックは、ハードウェアの乗算器、加算器／減算器／アキュムレータ・ユニット、およびパイプライン・レジスタから構成されています。高データ・スループットを必要とする各種の DSP アプリケーション向けに最適化された柔軟なDSP ブロックを採用しており、ワイヤレス・コミュニケーションに最適です。

かつてないシステム帯域幅

Stratix IV 高性能デバイスでは、以下を含むかつてないレベルのシステム帯域幅を提供します。

• 最大8.5 Gbpsをサポートする 高速トランシーバ
• 1,067 Mbps (533 MHz) DDR3 メモリ・インタフェース
• 最良のDSP、メモリ、ロジック使用率を実現する 550-MHz のDSP 性能
• 600-MHz の TriMatrix メモリ ブロック
• 1.6-Gbps LVDS チャネル
• 600-MHz コア・クロック・スピード

Nios II エンベデッド・プロセッサ・ソリューション

Nios® II エンベデッド・プロセッサは、業界で最も成功を収めたFPGA内に実装するエンベデッド・ソフトコア RISC プロセッサの革命的なコンセプトの基に構築されています。アルテラ FPGA と HardCopy® ASIC の高性能アーキテクチャとNios II エンベデッド・プロセッサが組み合わさることにより高集積システム合ったに比類のないプロセッサ・パワーを提供します。

ARM Cortex-A9 MPCore プロセッサ

アルテラのSoC FPGAは、デュアルコア ARM® Cortex™-A9 MPCore™ プロセッサを、28nm Cyclone® VおよびArria® V FPGAに集積したものです。Cortex-A9 プロセッサは、かつてないレベルの性能、消費電力の組み合わせを提供するため、高い性能を低い消費電力、コスト重視、そして単一のプロセッサで実現するデバイスを必要とする場合のデザインに最適なソリューションを提供します。

Quartus II ソフトウェア

Quartus® II 開発ソフトウェアをアルテラのコア、およびパラメータ化されたモジュールのライブラリ（LPM）と組み合わせれば、設計プロセスはいっそう短縮化され、しかも容易になります。LPM に含まれるファンクション群はアプリケーションの設計にダイレクトに組み込むことが可能であり、しかも大部分は MegaWizard® プラグイン・ユーザ・インタフェースからアクセスできるため、マウスを数回クリックするだけでカスタマイズできます。

低コスト量産体制へのスムーズな移行

アルテラの高集積 FPGA を使って開発した通信システムを量産体制に移行する際には、低コストでリスクを抑えた手段の選択が求められます。設計者はシステム設計をFPGAから HardCopy ASICを使った設計に移行することによって、このニーズに効果的に対応できます。 たとえば通信システムのプロトタイプ作成と初期生産には アルテラ FPGAを用い、量産の準備が整った段階で HardCopy ASICに移行すれば、開発から生産に至る全般的なコストを抑制できます。

関連リンク

• W-CDMA
• 3G インフラストラクチャ
• ワイヤレス・ソリューション
• アルテラ FPGA 向けエンベデッド・プロセッサ
• SoC FPGA の概要