cdma2000 システムは、CDMA(code-division multiple access)システムに基づく第3世代（3G）ワイヤレス・システムです。cdma2000 システムはモバイル・ユーザを対象として、データと音声の広帯域通信サービスを提供します。図 1 は、cdma2000 ワイヤレス・ネットワークのインフラを示しています。図中の各ノードには、アルテラのデバイスを使用できます。
図 1．cdma2000 ワイヤレス・ネットワークのインフラ
cdma2000 インフラ・ノード
|
|
cdma2000 の仕様の詳細については、第3世代移動通信システムの国際標準化プロジェクトである 3GPP2 Web サイトをご覧ください。
cdma2000 インフラ・ノードのアーキテクチャ
cdma2000 の各インフラ・ノードは、インターネット・プロトコル（IP）ルータ上に構築されます。ホスト・プロセッサ、近隣ノードとのインタフェース、およびスイッチ・ファブリックから構成されます。図 2 は cdma2000 のインフラ・ノードのアーキテクチャを示しています。
図 2．cdma2000 インフラ・ノードのアーキテクチャ
図 2では、隣接したノード・インターフェースおよびスイッチはプログラマブル・ロジック内で実装することが可能です。これらは音声およびデータ・パスを形成します。インターネット・プロトコル・ルーターはcdma2000無線通信ネットワーク内のパケット音声およびデータを転送するために使用されます。図 3はパケット音声およびデータ・パスの実装を示します。
図中でカラー表示されているブロックをクリックすると、詳しい説明をご覧になれます。
画像を拡大して表示
音声、データ、そしてパケット搬送路の主なファンクションは次のとおりです。
- 物理層での処理—受信側経路で SONET/SDH フレームや T/E/J フレームのヘッダを処理し、PPP（Point-to-Point Protocol）パケットを展開します。送信側経路では、PPP パケットをフレームのペイロード（データ部）に挿入し、フレーム・ヘッダを追加します。
- 上位層での処理—搬入されたパケットの解析、フレーム化、分類、および修正を行います。通常は暗号化と圧縮用に通常プロセッサが使用されておりますが、特別なプロセッサによって処理の高速化が図られているケースも少なくありません。キューイングとトラフィックの管理では、パケットを優先度に応じて異なるキューに格納し、トラフィック状況に応じてパケットをドロップします。
- スイッチング—スイッチング・ファブリック内で音声とデータの搬送経路のスイッチングとルーティングを実行します。キュー管理機能も含まれています。
- 制御／管理—搬送経路の制御と、管理に使用するデータの収集を実行します。
アルテラと AMPP パートナーが提供しているコア製品
アルテラの IP MegaStore Web サイトでは、次の各コア製品の評価版を無償でダウンロードしたり、オンラインで購入することができます。
- SONET/SDH フレーマ
- T/E フレーマ
- PPP パケット・プロセッサ
- POS-PHY Level2/3
- DES 暗号化コア
- MD5, SHA-1 ハッシュ・ファンクション
- SDRAM コントローラ
アルテラ製品がもたらすメリット
3G ワイヤレス・ネットワークの構築にアルテラ製品を導入すれば、次のようなメリットが得られます。
Time-to-Market
3G ワイヤレス・ネットワークの市場は企業間の競合が激しく、それだけに Time-to-Market は重要な意味を持ちます。アルテラが提供しているプログラマブル・ロジック・デバイス （PLD） とコア製品群を導入すれば、設計者は ASIC 開発に伴うターンアラウンド・タイムを待つ必要がなくなり、Time-to-Market を大幅に短縮できます。
柔軟性
3G ワイヤレス・ネットワークへの移行は、一回で完了する作業ではありません。いったん移行した後も、何回にもわたって徐々にサービスを拡充していくことなります。したがって、ASIC は実装プラットフォームとして実用的とは言えません。アルテラの PLD は、独自機能を新たに追加したり、客先のシステムをリモート・アップグレードするために十分な柔軟性を備えています。
エンベデッド DSP ブロック
Stratix® IV FPGA 高性能DSP ブロックは、ハードウェアの乗算器、加算器／減算器／アキュムレータ・ユニット、およびパイプライン・レジスタから構成されています。高データ・スループットを必要とする各種の DSP アプリケーション向けに最適化された柔軟なDSP ブロックを採用しており、ワイヤレス・コミュニケーションに最適です。
かつてないシステム帯域幅
Stratix IV 高性能デバイスでは、以下を含むかつてないレベルのシステム帯域幅を提供します。
- 最大8.5 Gbpsをサポートする 高速トランシーバ
- 1,067 Mbps (533 MHz) DDR3 メモリ・インタフェース
- 最良のDSP、メモリ、ロジック使用率を実現する 550-MHz のDSP 性能
- 600-MHz の TriMatrix メモリ ブロック
- 1.6-Gbps LVDS チャネル
- 600-MHz コア・クロック・スピード
Nios II エンベデッド・プロセッサ・ソリューション
Nios® II エンベデッド・プロセッサは、業界で最も成功を収めたFPGA内に実装するエンベデッド・ソフトコアRISCプロセッサの革命的なコンセプトの基に構築されています。アルテラ FPGA およびHardCopy® ASIC の高性能アーキテクチャとNios II エンベデッド・プロセッサが組み合わさることにより高集積システム合ったに比類のないプロセッサ・パワーを提供します。
ARM Cortex-A9 MPCore プロセッサ
アルテラのSoC FPGAは、デュアルコア ARM® Cortex™-A9 MPCore™ プロセッサを、28nm Cyclone® VおよびArria® V FPGAに集積したものです。Cortex-A9 プロセッサは、かつてないレベルの性能、消費電力の組み合わせを提供するため、高い性能を低い消費電力、コスト重視、そして単一のプロセッサで実現するデバイスを必要とする場合のデザインに最適なソリューションを提供します。
Quartus II ソフトウェア
Quartus® II 開発ソフトウェアをアルテラのコア、およびパラメータ化されたモジュールのライブラリ（LPM）と組み合わせれば、設計プロセスはいっそう短縮化され、しかも容易になります。LPM に含まれるファンクション群はアプリケーションの設計にダイレクトに組み込むことが可能であり、しかも大部分は MegaWizard® プラグイン・ユーザ・インタフェースからアクセスできるため、マウスを数回クリックするだけでカスタマイズできます。
低コスト量産体制へのスムーズな移行
アルテラの高集積 FPGA を使って開発した通信システムを量産体制に移行する際には、低コストでリスクを抑えた手段の選択が求められます。設計者はシステム設計をFPGAから HardCopy ASIC を使った設計に移行することによって、このニーズに効果的に対応できます。たとえば通信システムのプロトタイプ作成と初期生産には アルテラ FPGAを用い、量産の準備が整った段階で HardCopy ASICに移行すれば、開発から生産に至る全般的なコストを抑制できます。
