以下を実行するシャーシ実装に、大型自動テスト装置 (ATE) および通信テスト・システムが使用されています。
- 統合デバイス・メーカおよび統合テスト・ハウスに対して、多様なテスト対象デバイス（DUT）に対する柔軟性、拡張性、および寿命を実現する装置オプションを提供する
- 複数のプラットフォーム、チーム、およびロケーションにおいて、複雑なハードウェアおよびソフトウェア開発を加速させる
- 新たに登場するプロトコルに対応して機能を容易にアップグレードする
ATE には、複数のメモリ・デバイスを同時にテストするのに、または複雑な SOC (system-on-chip) DUT をテストするのに必要な、機能および高いピン密度を提供する多くの装置カードが必要です。 通信テスタは、複数の回線インタフェース・カードを使用して、大規模なルータやスイッチを評価するためのトラフィックを生成および解析します。これらのサブシステムには、以下の機能が必要です。
- ピン・エレクトロニクス、フォーマッティング、シーケンシング、およびタイミング解析のために複数のカードに対応する
- 特別なタイミング、コントロール、およびデータ転送機能（従来は独自開発）を提供する
Stratix® V FPGA 上の集積ギガビット・トランシーバ（例：PCI Express (PCIe) 、LXI、および IEEE1588 ）を搭載した標準シリアル実装を使用するシャーシ・バックプレーン・アーキテクチャ（図 1 参照）を実装できるようになりました。このアーキテクチャでは、以下のことを達成できます。
- サブシステムのデータ転送レートおよび高度なタイミング機能が大幅に向上する
- 低い開発コストおよび狭い装置実装面積
- プラットフォームの電源要件を抑えながら、FPGA コンポーネントあたりのピン密度を高くする
アルテラの Stratix V FPGA は、10GBASE-KR バックプレーンをサポートします。
図 1. シャーシ・ベース・アーキテクチャ
