都市環境や山岳環境における近代戦は、状況認識に大きく依存します。機上、海上、陸上を問わず、戦闘員は周囲環境を監視し、一刻も早く脅威を識別する必要があります。最先端の防衛センサは、膨大な量のデータを高速処理して「アクショナブル・インテリジェンス」を迅速に提供しなければなりません。それには、高い処理速度 (GMACS および GFLOPS レベル) はもちろん、システム帯域幅を最大化する高速トランシーバ、消費電力と性能の両面からのデザイン最適化における柔軟性、そして近代兵器システムの要求を満たす堅牢なデザイン・フローが必要です。
高速信号処理は、高度センサ・システムの機能に不可欠な要素です。アルテラは、レーダーおよびセンサ・システム・デザインの要求を満たすデジタル信号処理 (DSP) 能力を備えた高集積 Stratix® シリーズ FPGA および HardCopy® シリーズ ASIC を提供しています。
図 1. センサ・アレイのブロック図
アルテラの 28nm Stratix V FPGA は、レーダーおよび高度センサ技術固有のデザイン要件に対応することができます。Stratix V FPGA は、825 Gbps の全二重シリアル・トランシーバ帯域幅、豊富な DSP、優れたシグナル・インテグリティ、拡張性に優れたエンベデッド処理ブロック、最大 950K ロジック・エレメント (LE) のロジック集積度を提供し、防衛センサ・デザインに真の SOPC (System On Programmable Chip) の可能性をもたらします。
レーダーおよびセンサ・アプリケーションにおける Stratix V FPGA の主な利点は、以下のとおりです。
- 27x27 乗算器および 64 ビット・アキュムレータをネイティブにサポートする可変精度デジタル信号処理 (DSP) アーキテクチャ (図 2 参照)
- 浮動小数点実装に適した効率的なハードウェア・サポートと IP コア
- オプションにより最大 28 Gbps のチップ間データ・レートを実現する業界最高のトランシーバ
- 業界最高のロジック、メモリ、および DSP 集積度
- FPGA の大部分または一部に対する使いやすいパーシャル・リコンフィギュレーション
- SEU (Single Event Upset) の自動検出および自動訂正
- 性能要件を満たしながら消費電力を自動的に削減するプログラマブル・パワー・テクノロジ
- 米国政府承認の AES (高度暗号化規格) 暗号化をはじめとするデザイン・セキュリティおよびアンチ・タンパー機能
- fMAX およびレイテンシの制約に合わせて最適化された RTL を生成することで高い生産性を実現する Simulink デザイン・フロー
図 2. 可変精度 DSP ブロック・アーキテクチャ
