ソフトウェア無線レシーバは、一般的なソフトウェア無線コンセプトの特殊な実現形態です。原則として、ソフトウェア無線レシーバは、アンテナの直後に、あるいは1台のインタフェース・ユニットを介して、アナログ-デジタル（A/D）コンバータを備えています。ミキシングおよびベースバンド処理はデジタル的に行われ、ソフトウェアで制御されます。この方式の主な利点は柔軟性が高いことです。ソフトウェアは、どのタイプのレシーバ構成に対しても 1つの共通ハードウェア・プラットフォーム上で動作します。設計者は、新しいレシーバが必要になった時に、対象となるであろうすべてのレシーバに対応し、ハードウェアをリコンフィギュレーションするために、ハードウェアに必要な共通ファンクション・セットを実現することができます。
図 1 に代表的な車載用ソフトウェア無線レシーバ・システムを示します。ソフトウェア無線レシーバは、チャネル処理モジュールとデコーダ・モジュールで構成されています。チャネル処理モジュールは、デジタル・ダウン・コンバータ、カスケード接続された統合コーム（CIC）フィルタ、および有限インパルス応答（FIR）フィルタを使用して、チャネル選択、フィルタリング、および等化処理を行います。レシーバ構成によっては異なるチャネル処理モジュール・セットが必要になる場合があり、これらはソフトウェア無線コントローラの制御下で アルテラの Cyclone® シリーズ FPGA デバイスに再ロードすることができます。この場合、波形モジュールがデコードされたオーディオ信号を処理します。
図 1. オートモーティブ・ソフトウェア無線レシーバ
注:
- UART = universal asynchronous receiver/transmitter （ユニーバーサル非同期レシーバ／トランスミッタ）
アルテラは、数値制御発振器（NCO）、FIR、無限インパルス応答（IIR）、高速フーリエ変換（FFT）、およびコンステレーション・マッパなど、チャネル処理、デコーディング、および波形モジュールを実装するのに使用できる各種 IP コアを提供します。設計者は、 Control Area Network (CAN) コントローラや USB (Universal Serial Bus) コントローラなどの IP コアも実装できます。あるいは Cyclone シリーズ FPGA に IP コアを 32 ビット Nios® II RISC エンベデッド・ソフト・コア・プロセッサと共に実装して、ソフトウェア無線コントローラ・モジュールを実現することも可能です。
Cyclone シリーズ FPGA およびソリューション・ファミリは、車載用アプリケーション設計者にASICと比較しても低コストで優れた柔軟性および能力を提供します。
関連リンク
- Automotive-Grade Device Handbook (PDF)
- オートモーティブ・グレード・デバイス
- Nios II エンベデッド･プロセッサ
- オートモーティブ IP コア
- IP MegaStore™ (すべてのIP コア)
- オートモーティブ・リファレンス･デザイン
- DSP ソリューション･センタ
- メンター・グラフィックス、高性能DSPハードウェアをFPGAで実現 する「Catapult C Synthesis Accelerated Libraries」を発表
- アルテラとBittWare、ソフトウェア・プログラマブル・リコンフィギュレーション のプラットフォームを共同開発
- General Dynamics、JTRS 無線テクノロジにアルテラを採用
