|
||||||
本オンライン・セミナーの主な内容
- ミッドレンジ FPGA で最小のトータル消費電力を実現
- 6.375 Gbps & 10.3125 Gbps 内蔵トランシーバにより、高い I/O バンド幅を最も低い消費電力で実現
- 可変精度 DSPブロックにより、 FIR フィルター・デザインにおいて高い柔軟性と処理能力を提供
監修

日本アルテラ株式会社 シニア・プロダクト・マーケティング マネージャー
橋詰 英治
外資系ASICベンダーにて、エンジニアとしてASIC設計サポートに従事。その後、2003年、日本アルテラ株式会社に入社。プロダクト・マーケティング・マネージャーとしてFPGA/CPLD製品をはじめとしたソリューション全般のマーケティングを担当。
関連リンク
|
|

