Stratix IV FPGA で実現する 高速メモリ・インタフェース

オンライン・セミナー、リニューアルのお知らせ

		本編を視聴する（15分） アルテラ・ソリューション: Stratix® IV FPGA 大規模かつ、パラレル、高周波数の外部メモリ・インタフェースの設計は、容易な作業ではありません。しかし、出荷中の最先端40nm FPGAを使用すれば、開発中のシステムで確実に最大限のメモリ帯域幅を実現できます。
※オンライン・セミナーのご利用には、 専用のご登録が必要です

オンライン・セミナーの主な内容

• 最新40nm FPGAアーキテクチャ：信頼性に優れた高速メモリ・インタフェース
• メモリ・インタフェースを迅速・容易に開発するためのIP使用方法
• プロセス、電圧、温度の変動に対応しタイミング・マージンを確保するソフトIP
• 上記技術で得られる信号品質

講師

日本アルテラ株式会社 プロダクト・マーケティング マネージャー
橋詰　英治

外資系ASICベンダーにて、エンジニアとしてASIC設計サポートに従事。その後、2003年、日本アルテラ株式会社に入社。プロダクト・マーケティング・マネージャーとしてFPGA/CPLD製品をはじめとしたソリューション全般のマーケティングを担当。

関連リンク

• Stratix IV FPGA について
• Stratix IV FPGA の外部メモリ・インタフェース
• 外部メモリとのインタフェースのトレーニング

オンライン・セミナーの受講には、Adobe Flash Player が必要です。