今日、高速トランシーバをベースとしたFPGAは、プログラマブルロジックの世界での主流となっています。このオンラインコースでは、アルテラの FPGAに見られるトランシーバの概略を紹介します。 このコースを終了するころには、高速シリアル・トランシーバでみられる基本的なビルディング・ブロックの名前とその目的を説明できるようになります。また、どのブロックがPMA (Physical Medium Attachment)とPCS (Physical Coding Sub-layer)サブ・レイヤを構成するかを説明することができるようになります。
- 開催時間
- 1時間
- 受講料
- 無料
- FPGA高速シリアル・トランシーバのトランスミッター・パス、レシーバ・パス ブロックについての理解
- PCS (Physical Coding Sub-layer)とPMA (Physical Media Attachment)を構成するブロックについての定義
- デジタル・ロジック設計に関する一般的知識をお持ちの方 （「プログラマブル・ロジックの基礎知識」受講程度）
- FPGAアーキテクチャーに関する一般的知識をお持ちの方
| 開催日 | 申込み締切日 | 開催場所 | 受講料 | |
|---|---|---|---|---|
| 随時 | - | オンライン | 無料 |  |
- プログラマブル・ロジックの基礎知識 （オンライン・トレーニング）
- トランシーバ搭載デバイスで実現する PCI Express （オンライン・トレーニング）
