このトレーニングでは、Quartus II ソフトウェアに搭載されている TimeQuest スタティック・タイミング解析ツールを使用した、FPGA ／HardCopy ASIC の性能検証方法を紹介します。さらに、TimeQuest のグラフィカル・ユーザー・インタフェース (GUI) ツールを使用し、Synopsys Design Constraint (SDC) フォーマットのタイミング制約の容易な作成方法、TimeQuest ユーザー・インタフェースとスクリプト・ファイルから得られるタイミング・レポートの生成についても解説します。
- 開催時間
- 2時間
- 受講料
- 無料
- TimeQuest タイミング・アナライザを使った、アルテラのFPGA あるいは HardCopy ASIC をターゲットにしたタイミング分析
- SDC コマンドを使用したフィッティングの制御やタイミング結果の比較
- TimeQuest GUI を使用したタイミング制約の作成
- 内部および I/O デバイス性能を検証するためのタイミング・レポートの生成と解析
- Quartus II 開発ソフトウェア：入門編 (オンライン･トレーニング)
- Quartus II パーフェクト・コース (オンライン・トレーニング)
- Quartus II ソフトウェア・インタラクティブ・チュートリアル （英語版）
その他の必要となるスキル
- デジタル・ロジック設計に関する一般的知識をお持ちの方 （「プログラマブル・ロジックの基礎知識」 受講程度）
- 基本的なFPGAデザイン・フローの理解
- Quartus II ソフトウェアの実務での使用経験
| 開催日 | 申込み締切日 | 開催場所 | 受講料 | |
|---|---|---|---|---|
| 随時 | - | オンライン | 無料 |  |
- Quartus II 開発ソフトウェア：入門編 （オンライン・トレーニング）
- Quartus II パーフェクト・コース (オンライン・トレーニング)
