FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

45分でマスター!
SOPC Builderを使用したPCI Express ハードIPクイック・スタート・ガイド

ホーム > 教育&イベント > トレーニング > オンライン・トレーニング > PCIe ハードIPスタート・ガイド

視聴時間:45分 オンライン・コース (OPCI1100)

このクラスの内容

PCI Express エンドポイントの実装方法を、プレゼンテーション20分+デモンストレーション25分の二部構成で、初めての方にもわかりやすく解説します。

使用するデバイスは「Arria® II GX FPGA」、開発ソフトウェアは「Quartus® II v9.0」と付属の「SOPC Builder」と「PCI Express コンパイラ」およびModelSim®シミュレーション・ツールです。

トレーニングでは、これらのツールを活用した設計/評価のプロセスが、非常にシンプルであること、またPCI Express ハードIPブロックや、シリアル・ギガビット・トランシーバ等のArria II GX FPGAの機能を、システムに簡単に組み込むことができることが、お分かりいただけると思います。

デモ終了後には、演習用インストラクションがダウンロードできるようになります。ぜひ、PCI Express システムの開発と検証を実際にご体験ください。

取得できるスキル

  • PCI Express ハードIPブロックとエンベデッド・シリアル・ギガビット・トランシーバを利用した、Arria II GXデザインの作成
  • SOPC BuilderとPCI Expressコンパイラを使用した、PCI Express エンドポイントの構築

受講条件

  • 「Quartus II 基本編」の受講、または Quartus II 開発ソフトウェアの実務での使用経験
  • トランシーバの基礎知識

その他の必要なとなるスキル

  • PCI Express のプロトコル仕様の理解
  • 一般的な高速トランシーバのアーキテクチャの理解
  • FPGA/CPLDの設計フローの理解

関連クラス

  • PCI Express インタフェースの実装 (インストラクター・トレーニング)
  • 高速I/Oインタフェース・デザイン (インストラクター・トレーニング)

開催一覧

開催日 申込み締切日 開催場所 受講料  
随時-オンライン無料受講


オンライン・トレーニングの受講方法

オンライン・トレーニングの内容・詳細に戻る

このページを評価


  • ヘルプ
    • はじめての方へ
    • FPGA マスター養成講座・ヘルプ
    • オンライン・トレーニング・ヘルプ
  • トレーニング・カリキュラム
    • トレーニング・カリキュラム
  • オンライン・トレーニング
    • オンライン・トレーニング
      • PLDの基礎知識
      • はじめてのFPGA設計
      • Quartus II 入門編
      • Quartus II 基礎編
        • 1. SettingsとAssignments
        • 2. I/O プランニング
        • 4. TimeQuest タイミング解析
        • 5. EDAシミュレーション
      • Quartus II インクリメンタル・コンパイル入門
      • SignalTap II ロジック・アナライザ・オンライン・トレーニング
      • PCIe ハードIPスタート・ガイド
      • Nios II C2H コンパイラの基礎
      • Nios II & SOPC Builder 基礎編
  • FPGA マスター養成講座
    • 養成講座の開催日程・会場
    • FPGA マスター養成講座
      • Quartus II パーフェクトコース I
      • Quartus II パーフェクトコース II: タイミング解析
      • Quartus II パーフェクトコース II: デザイン検証
      • Quartus II パーフェクトコース II: デザイン最適化
      • 組込みシステム:
        Nios II & SOPC Builder 基礎編
      • 組込みシステム:
        Nios II ソフトウェア開発
      • 高速 I/O インタフェース:
        DDRメモリ実装編
      • 高速 I/O インタフェース:
        PCI Express インタフェース
      • 高速I/Oインタフェースデザイン
      • DSP デザインの実装
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール