このトレーニングでは、Quartus II ソフトウェアがサポートする SystemVerilogを紹介します。SystemVerilog は、2005年にIEEEで採択されており、Verilogの2005言語の拡張言語となります。Quartus II ソフトウェアではすべてのVerilog2005構文をサポートしています。
SystemVerilogは、Verilogよりもモデリングと検証のための抽象度の高いモデルを提供します。また、現在のハードウェア実装フローに既存のツールで簡単に組み込みながら、SystemVerilogの言語拡張は、より簡潔なハードウェアの記述を提供する事が可能です。機能強化も監視と制約付きランダム・テストベンチ開発のための広範なサポート、カバレッジ・ドリブン検証、アサーションベースの検証を提供しています。
- 開催時間
- 0.5時間
- 受講料
- 無料
- System Verilog データ・タイプや宣言（logic,type,enumerated type）の使用
- System Verilog プロシジャー・ブロックの使用
- System Verilog で拡張されたケース・ステートメントやプロシジャー・ステートメントの使用
- System Verilog ステートマシンのコーディング
- 有効な System Verilog のポート接続
- Quartus II ソフトウェアの実務での使用経験 （「Quartus II 開発ソフトウェア：入門編」 受講程度）
- Verilog 言語についての知識 （「Verilog HDL Basics」 受講程度）
その他の必要となるスキル
- FPGAデザインフローの基礎知識
| 開催日 | 申込み締切日 | 開催場所 | 受講料 | |
|---|---|---|---|---|
| 随時 | - | オンライン | 無料 |  |
- Quartus II 開発ソフトウェア：入門編 （オンライン・トレーニング）
- Quartus II パーフェクト・コース (オンライン・トレーニング)
