このクラスでは Quartus II ソフトウェアをどのように使って アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。パーフェクト・コース4のコースでは、最新タイミング解析ツールである TimeQuest Timing Analyzer を使用したデザインのタイミング制約の設定方法から、実際にタイミング制約を与えて再コンパイルを行い、結果を比較する所までを行います。
- 開催時間
- 1時間
- 受講料
- 無料
- Quartus II TimeQuest Timing Analyzer を使用したデザインのタイミング制約の設定及びタイミング解析
- デジタル・ロジック設計に関する一般的知識をお持ちの方 （「プログラマブル・ロジックの基礎知識」受講程度）
- Verilog、VHDL の HDL 又は EDA ツールの回路図入力の知識があること
- PC 及び Windows O/Sの使用経験があること
| 開催日 | 申込み締切日 | 開催場所 | 受講料 | |
|---|---|---|---|---|
| 随時 | - | オンライン | 無料 |  |
- Quartus II パーフェクト・コース：1 Settings と Assignments （オンライン・トレーニング）
- Quartus II パーフェクト・コース：2 I/O プランニング （オンライン・トレーニング）
- Quartus II パーフェクト・コース：5 EDAシミュレーション (ModelSim Altera) （オンライン・トレーニング）
