Quartus II 基礎編-4 タイミング解析 (TimeQuest)

視聴時間：1時間　オンライン・コース (OJDSW1115)

このクラスの内容

このクラスでは Quartus® II ソフトウェアをどのように使って アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。基礎編4の本コースでは、最新タイミング解析ツールである TimeQuest Timing Analyzer を使用したデザインのタイミング制約の設定方法から、実際にタイミング制約を与えて再コンパイルを行い、結果を比較する所までを行います。

取得できるスキル

• Quartus II TimeQuest Timing Analyzer を使用したデザインのタイミング制約の設定及びタイミング解析

受講条件

• デジタル論理回路設計ができること
• Verilog、VHDL の HDL 又は EDA ツールの回路図入力の知識があること
• PC 及び Windows O/Sの使用経験があること

関連クラス

• Quartus II 基礎編-1 Settings と Assignments　（オンライン・トレーニング）
• Quartus II 基礎編-2 I/O プランニング　（オンライン・トレーニング）
• Quartus II 基礎編-5 EDAシミュレーション (ModelSim Altera)　（オンライン・トレーニング）

開催一覧