FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

プログラマブル・ロジックの基礎知識

ホーム > 教育&イベント > トレーニング > オンライン・トレーニング > プログラマブル・ロジックの基礎知識

視聴時間:1時間 オンライン・コース (OJDSW1005)

このクラスの内容

このトレーニングでは、これまでFPGAの設計に携わったことがないエンジニアの方を対象に、FPGAを中心とした、プログラマブル・ロジック・デバイス (PLD) の基礎知識について解説します。

まず、PLD の歴史、FPGAデバイスを構成するアーキテクチャ上の特徴について、解説します。次に、デジタル・ロジック・デザインにFPGAを使用する利点を解説します。最後に、開発ソフトウェアを使用したデジタル・ロジック・デザインの設計方法を解説します。デジタル・ロジック・デザインがいかに簡単に作成・実装できるか、ご理解いただけます。

取得できるスキル

  • 最新のCPLDおよびFPGAデバイスを構成するテクノロジ
  • プログラマブル・ロジック・デバイスのプログラミング方法
  • CPLDデバイスとFPGAデバイスの違い
  • デザインに適切なデバイス・テクノロジの選択方法

受講条件

  • デジタル・ロジック設計に関する一般的知識をお持ちの方

関連クラス

  • はじめてのFPGA設計 (オンライン・トレーニング)
  • Quartus II 基礎編 (オンライン・トレーニング)

開催一覧

開催日 申込み締切日 開催場所 受講料  
随時-オンライン無料受講


オンライン・トレーニングの受講方法

オンライン・トレーニングの内容・詳細に戻る

このページを評価


  • ヘルプ
    • はじめての方へ
    • インストラクター・トレーニング・ヘルプ
    • オンライン・トレーニング・ヘルプ
  • オンライン・トレーニング
    • オンライン・トレーニング
      • PLDの基礎知識
      • はじめてのFPGA設計
      • Quartus II 基礎編
      • PCIe ハードIPスタート・ガイド
      • Nios II C2H コンパイラの基礎
      • Nios II & SOPC Builder 基礎編
  • インストラクター・トレーニング
    • トレーニング開催スケジュール
    • インストラクター・トレーニング
      • Quartus II 基礎編
      • Quartus II タイミング解析
      • Quartus II デザイン検証
      • Quartus II デザイン最適化
      • Nios II & SOPC Builder 基礎編
      • Nios II ソフトウェア開発 応用編
      • DDRメモリ実装編
      • PCI Express インタフェース
      • 高速I/Oインタフェースデザイン
      • DSP デザインの実装
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    Email Updates
    ニュース
    メール