FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Nios II C2H コンパイラの基礎

ホーム > 教育&イベント > トレーニング > オンライン・トレーニング > Quartus II 基礎編 > 1. SettingsとAssignments > Nios II C2H コンパイラの基礎

視聴時間:1.5時間 オンライン・コース (OJEMB1155)

このクラスの内容

このコースでは、Nios® II プロセッサ C-to-Hardware (C2H) アクセラレーション・コンパイラを紹介します。Nios II C2H コンパイラを使用して、現在ご使用中のNios II C ソフトウェア・コードに含まれる関数から、ハードウェア・アクセラレータを作成する方法を解説します。本クラスではさらに、Nios II C2H コンパイラを使用して、標準C言語の構造を等価ハードウェアに変換する方法の詳細と、Nios II C2H コンパイラで並列動作とスケジューリングを使用して、いくつかの機能を大幅に向上させる方法を解説します。さらに、Nios II C2H コンパイラで最も効率的なアクセラレータを生成するために、作成済みCコードを最適化するテクニックをいくつか紹介します。また、推奨される設計フローについても解説します。

取得できるスキル

  • Nios II C2H コンパイラを使用した、C言語関数からのハードウェア・アクセラレータの生成
  • Nios II C2H コンパイラで使用するCコードの最適化

受講条件

  • エンベデッド・システムでC言語を使用したプログラミングの経験
  • デジタル論理設計の基礎的知識

関連クラス

  • Nios II & SOPC Builder 基礎編 (インストラクター・トレーニング)
  • Nios II ソフトウェア開発 応用編 (インストラクター・トレーニング)

開催一覧

開催日 申込み締切日 開催場所 受講料  
随時-オンライン無料受講


オンライン・トレーニングの受講方法

オンライン・トレーニングの内容・詳細に戻る

このページを評価


  • ヘルプ
    • はじめての方へ
    • インストラクター・トレーニング・ヘルプ
    • オンライン・トレーニング・ヘルプ
  • トレーニング・カリキュラム
    • トレーニング・カリキュラム
  • オンライン・トレーニング
    • オンライン・トレーニング
      • PLDの基礎知識
      • はじめてのFPGA設計
      • Quartus II 入門編
      • Quartus II 基礎編
        • 1. SettingsとAssignments
        • 2. I/O プランニング
        • 3. クラシック・タイミング解析
        • 4. TimeQuest タイミング解析
        • 5. EDAシミュレーション
      • PCIe ハードIPスタート・ガイド
      • Nios II C2H コンパイラの基礎
      • Nios II & SOPC Builder 基礎編
  • インストラクター・トレーニング
    • トレーニング開催スケジュール
    • インストラクター・トレーニング
      • Quartus II 基礎編
      • Quartus II タイミング解析
      • Quartus II デザイン検証
      • Quartus II デザイン最適化
      • Nios II & SOPC Builder 基礎編
      • Nios II ソフトウェア開発 応用編
      • DDRメモリ実装編
      • PCI Express インタフェース
      • 高速I/Oインタフェースデザイン
      • DSP デザインの実装
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール