FPGA、CPLD、ASIC ソリューションを提供するアルテラ
  • ダウンロード
  • 資料
  • 製品情報
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • デザイン・サービス
    • 開発キット/ケーブル
    • 資料
  • エンド・マーケット
    • 自動車
    • 放送機器
    • コンピューター&ストレージ
    • 民生機器
    • 産業機器
    • 医療機器
    • 軍用機器
    • テスト&計測機器
    • ワイヤーライン
    • ワイヤレス
  • テクノロジ
    • DSP
    • 外部メモリ
    • エンベデッド・プロセッサ
    • トランシーバ
    • パラレルI/O
    • シグナル・インテグリティ
    • システム・インテグレーション
  • 教育&イベント
    • トレーニング
    • ユニバーシティ・プログラム
    • オンライン・セミナー & ビデオ
    • デモンストレーション
    • イベント
  • サポート
    • ナレッジ・データベース
    • デバイス
    • 開発ソフトウェア
    • Intellectual Property
    • リファレンス・デザイン
    • デザイン例
    • マイサポート
  • 会社概要
    • アルテラについて
    • 事例紹介
    • パートナー
    • ニュース・ルーム
    • インベスターリレーション
    • 求人情報
    • お問い合わせ
  • オンラインショップ
    • デバイス
    • 開発ソフトウェア
    • 開発 & エデュケーション・キット
    • ケーブル & プログラミング・ハードウェア
    • IP
  • サイト全体
  • パートナンバー
  • ナレッジ・データベース
  • サポート&技術資料
  • フォーラム & Wiki

Quartus II 応用編:デザイン最適化

ホーム > 教育&イベント > トレーニング・クラス > Quartus II 応用編:デザイン最適化

Quartus® II 応用編は、タイミング解析(1日) 、デザイン検証(半日)、デザイン最適化(半日)の 3つのモジュールで構成されています。

この 3つのモジュールは連続した日程でスケジュールされていますので、3つとも参加の場合は、3 モジュールそれぞれの受講予約を行なうことで連続2日間コースとして受講が可能です。3つのうち 1つだけ受講したい場合は、希望のモジュールだけの受講予約を行うことで、必要なモジュールだけの参加が可能です。

このクラスの内容

デザインの開発期間を短縮し、デザインのパフォーマンスを向上することを可能にする Quartus II の機能を学習します。

Quartus II のインクリメンタル・コンパイル手法を使用して、デザインの選択した領域のパフォーマンスを保持しながら、コンパイル時間を削減する手法を学習します。タイミング違反を解析する方法と、パフォーマンス向上のための推奨事項について学習します。

開催時間

9:30 - 13:00 (3.5時間)

受講条件

  • PC および Windows の使用経験
  • 「Quartus II 基礎編」の受講、または Quartus II の実務での使用経験

取得できるスキル

- インクリメンタル・コンパイル手法を使用した、ユーザー定義のデザイン・パーティションの管理方法
- トップダウン、ボトムアップのインクリメンタル・コンパイルのフロー
- タイミング違反の解析方法と、タイミング最適化手法

最小催行人数について

各クラス、各会場において、最小催行人数を設定しています。最小催行人数は、各クラスの登録画面に記載されています。お申込の人数が最小催行人数に達しない場合は、そのクラスは中止となる場合があ りますので、予めご了承ください。お申込締切の翌営業日に各会場から開催可否のご案内をお送りします。

受講料

¥ 30,000 (消費税別)

(Quartus II 応用編の複数のクラスを、同じ受講者が連続する1.5日または2日間受講する場合、パック料金が適用されます。)

  • タイミング解析クラスとの同時受講で、80,000円 (通常料金:90,000円)
  • 3つの応用編クラスの同時受講で、99,000円 (通常料金:120,000円)

*受講料は、お申込締切の翌営業日までに各会場からメールでお送りする 「振込先ご案内」 にしたがって、クラス開催日の5営業日前 (土曜・日曜・祝日を除く) までに指定口座にお振込みをお願いします。お振込みいただいた受講料は理由の如何に関わらず返金いたしかねますので、予めご了承ください。なお、振込み手数料は振込みされるお客様のご負担にてお願い申し上げます。

関連クラス

  • Quartus II 基礎編
  • Quartus II 応用編:タイミング解析
  • Quartus II 応用編:デザイン検証

ご登録に関するお問い合わせは、train_jp@altera.com までお問い合わせください。

開催一覧

*各クラスの登録申し込みの受付は、開催日の10営業日前に終了します。

開催日 申込み締切日 開催場所 受講料  
8/25 (水)8/5 (木)新横浜会場
(アルティマ新横浜オフィス)
¥30,000登録
9/17 (金)9/3 (金)東京・新宿会場
(エルセナ東京オフィス
セミナールーム1)
¥30,000登録
9/29 (水)9/13 (月)新大阪会場
(アルティマ新大阪オフィス)
¥30,000登録

インストラクター・トレーニング・クラス詳細へ


このページを評価


  • ヘルプ
    • はじめての方へ
    • インストラクター・トレーニング・ヘルプ
    • オンライン・トレーニング・ヘルプ
  • トレーニング・カリキュラム
    • トレーニング・カリキュラム
  • オンライン・トレーニング
    • オンライン・トレーニング
      • PLDの基礎知識
      • はじめてのFPGA設計
      • Quartus II 入門編
      • Quartus II 基礎編
        • 1. SettingsとAssignments
        • 2. I/O プランニング
        • 3. クラシック・タイミング解析
        • 4. TimeQuest タイミング解析
        • 5. EDAシミュレーション
      • PCIe ハードIPスタート・ガイド
      • Nios II C2H コンパイラの基礎
      • Nios II & SOPC Builder 基礎編
  • インストラクター・トレーニング
    • トレーニング開催スケジュール
    • インストラクター・トレーニング
      • Quartus II 基礎編
      • Quartus II タイミング解析
      • Quartus II デザイン検証
      • Quartus II デザイン最適化
      • Nios II & SOPC Builder 基礎編
      • Nios II ソフトウェア開発 応用編
      • DDRメモリ実装編
      • PCI Express インタフェース
      • 高速I/Oインタフェースデザイン
      • DSP デザインの実装
    日本アルテラへのご連絡
    製品情報 | エンド・マーケット | テクノロジ | 教育&イベント | サポート | 会社概要 | オンラインショップ
    FPGA 入門 | お問い合わせ | サイト・マップ | 求人情報 | プライバシー | Legal Notice
    Copyright © 1995-2010 日本アルテラ株式会社. All Rights Reserved.
    Altera Forum
    アルテラ
    フォーラム
    Twitter
    Twitter
    RSS
    RSS
    Facebook
    Facebook
    Flickr
    Flickr
    YouTube
    YouTube
    ニュースメール
    ニュース
    メール