このトレーニングでは、DSP Builder を用いた信号処理システムの設計法について学習します。DSP Builder は、The Mathworks 社の MATLAB/Simulink 用の ブロックセットを提供し、このブロックセットを用いた Simulink モデルからアルテラ FPGA 用の VHDL を生成する設計ツールです。
- 開催時間
-
(7.0時間)
- 受講料
- ￥ 60,000 （消費税別）
- DSP Builder の概要
- DSP Builder ブロックセット
- DSP Builder Advanced ブロックセット
- MATLAB/Simulink ブロック基礎
- MATLAB 概要
- Simulink 基礎
- DSP Builder デザイン フロー
- Standard ブロックセット
- 各ライブラリブロックの詳細
- 設計ガイドライン
- クロック・ルール
- ビット幅の伝搬ルール
- シミュレーションとデバッグ
- SignalTap II
- ハードウェア・イン・ザ・ループ(HIL)
- Avalon Streaming インターフェース
- Avalon-ST インターフェース信号とプロトコル
- タイミング・チャート
- Advanced ブロックセット
- Advanced ブロックセット概要
- 各ライブラリブロックの詳細
- デザインフロー
- 設計ガイドライン
- マルチチャネル
- 時分割多重
- Standard / Advanced ブロックセットの比較
- DSP Builder を用いたFPGAの開発フロー
- 各 DSP Builder ブロックの機能と使用法
- ModelSim® シミュレーションとの連携方法
- FPGA ボードを利用したシミュレーションの高速化
- アルテラ IP コアを用いたシステム設計法
- SignalTap® II ブロックを用いたハードウェアデバッグ手法
- 各 DSP Builder ブロックの機能と使用法
- Avalon Streaming インターフェースの理解
- アドバンスドブロックセットを用いたタイミング・ドリブン・シンセシスによるシステム設計
必須条件：
- デジタルロジック回路の基礎知識
- 信号処理アルゴリズムの基礎知識
- The Mathworks 社の MATLAB/Simulink の使用経験
推奨条件：
- アルテラ FPGA アーキテクチャに関する知識
下の表よりご希望のクラスを選択し「申し込み」ボタンを押してください。
＊各クラスの登録申し込みの受付は、開催日の10営業日前後に終了します。 （変更となる場合もございます。）
| 開催日 | 申込み締切日 | 開催場所 | 受講料 | |
|---|---|---|---|---|
| No class available for this course. | ||||
※最小催行人数について 各講座、各会場において、最小催行人数を設定しています。最小催行人数は、各講座のお申込み画面に記載されています。お申込みの人数が最小催行人数に達しない場合は、その講座は中止となる場合があ りますので、予めご了承ください。お申込み締切の翌営業日に各会場から開催可否のご案内をお送りします。
※受講料について 受講料は、お申込み締切の翌営業日までに各会場からメールでお送りする 「振込先ご案内」 にしたがって、講座開催日の5営業日前 （土曜・日曜・祝日を除く） までに指定口座にお振込みをお願いします。お振込みいただいた受講料は理由の如何に関わらず返金いたしかねますので、予めご了承ください。なお、振込み手 数料は振込みされるお客様のご負担にてお願い申し上げます。
現在このクラスの開催予定はありません。
ご登録に関するお問い合わせは、train_jp@altera.com までお問い合わせください。
