高速 I/O インタフェース： アルテラ FPGA を使った、外部メモリとのインタフェース

• Altera メモリ インタフェース オプションの紹介
• ソース シンクロナス ダブル データ レイト (DDR) インタフェース
• ALTMEMPHY ブロックのパラメタライズの仕方、使い方
• コントローラ動作解説
• DDR インタフェースの機能検証
• ハードウェア シミュレーション
• スタティック タイミング 解析の実行
• ハイ パフォーマンス DDR メモリ・インタフェースについて
• ボード及び終端の考察
• 効果的な終端により最も望ましい信号品質を達成
• システムを オン ボードでテスト
• アドバンスト トピック
• Nios II 及び SOPC Builder との統合
• 複数のコントローラの１デバイスへの実装

- 使用できる外部メモリインタフェースのオプション、パフォーマンス、選択方法の理解
- Altera MegaWizard plug-in managerを使用した、ハイパフォーマンスDDR SDRAM コントローラの設定と実装
- ModelSim® を使用した、コントローラの機能検証
- TimeQuest タイミング・アナライザを使用した、デザインのタイミング収束
- ハイパフォーマンス・コントローラへのユーザー論理の接続
- ALTMEMPHY へのカスタム・コントローラの接続
- 複数のメモリコントローラの実装
- SOPC Builder上でのコントローラの使用方法
- HardCopy II ASICへの移行プラン

必須条件：

• デジタル回路とメモリデバイスの使用経験
• Quartus II の実務経験 （特に TimeQuest タイミングアナライザ）
• Mentor Graphics ModelSim等の、ハードウェア・シミュレータの使用経験

その他、「予習復習に役立つ情報」に記載の情報もご参照ください。

下の表よりご希望のクラスを選択し「申し込み」ボタンを押してください。
＊各クラスの登録申し込みの受付は、開催日の10営業日前後に終了します。 （変更となる場合もございます。）

開催日	申込み締切日	開催場所	受講料
5/25 (金)	5/11 (金)	エルセナ東京オフィス セミナールーム1	60,000円 ⇒ 特別価格： 45,000円 (税別)
7/10 (火)	6/26 (火)	アルティマ新横浜オフィス	60,000円 ⇒ 特別価格： 45,000円 (税別)
8/3 (金)	7/20 (金)	エルセナ東京オフィス セミナールーム1	60,000円 ⇒ 特別価格： 45,000円 (税別)

※最小催行人数について　各講座、各会場において、最小催行人数を設定しています。最小催行人数は、各講座のお申込み画面に記載されています。お申込みの人数が最小催行人数に達しない場合は、その講座は中止となる場合があ りますので、予めご了承ください。お申込み締切の翌営業日に各会場から開催可否のご案内をお送りします。

※受講料について　受講料は、お申込み締切の翌営業日までに各会場からメールでお送りする 「振込先ご案内」 にしたがって、講座開催日の5営業日前 （土曜・日曜・祝日を除く） までに指定口座にお振込みをお願いします。お振込みいただいた受講料は理由の如何に関わらず返金いたしかねますので、予めご了承ください。なお、振込み手 数料は振込みされるお客様のご負担にてお願い申し上げます。

このコースを受講するにあたり、以下のコンテンツをご一読いただくと、当日の理解をより深めることができます。受講日までに一度ご覧ください。

• DDR2 SDRAM 高性能コントローラ MegaCore ファンクション
  
  
• アルテラ代理店、アルティマ社提供： EDISON 技術資料 （ユーザー登録が必要です）

• Quartus II パーフェクトコース I (必須)
• Quartus II パーフェクトコース II タイミング解析 (推奨)