資料   ライセンス申請   オンラインショップ   ダウンロード   ｻｲﾄ全体 資料 パートナンバ

ホーム   |   製品情報   |   サポート   |   エンド・マーケット   |   テクノロジ・センタ   |   教育&イベント   |   会社概要   |   オンラインショップ

トレーニングコース   |   ユニバーシティ・プログラム   |   オンライン・セミナー   |   デモンストレーション   |   イベント

イベント    Solutions Seminar 2006

ホーム > 教育&イベント > イベント > 日本アルテラ - PLD WORLD 2002　アルテラ・アプリケーション・トラック このページを印刷 メール配信サービス ■D1、D5：　アルテラ・アプリケーション・トラック 9:30-10:00、13:00-13:30 「マルチバスブリッジ実現のノウハウ」 近年、続々と出現する標準規格バス。業界標準と言いながらも個別のプロトコル制御並びにインタフェースが要求され 設計者を悩ませる存在になりつつあります。本セッションではHyperTransport、Rapid IOとPCI Expressなどのバスブリッジ 設計について詳しく例をあげて解説します。 ■D2、D6：　アルテラ・アプリケーション・トラック 10:20-10:50、13:50-14:20 「組み込みプロセッサ ＆IPの統合化設計手法とその活用方法」 SOPC Builderを用いて複数バス構成を用いた組み込みプロセッサとIPを効率的に構築するための手法を解説します。 ■D3、D7：　アルテラ・アプリケーション・トラック 11:10-11:40、14:40-15:10 「Niosプロセッサの制御系アプリケーション開発への応用」 ソフトウェア設計を含む開発工程全体の短縮化ノウハウについて、 制御系アプリケーションにおけるユーザ・インタフェースの開発を例に挙げ、プロセッサ内蔵FPGAによる開発手法とプロセスを解説します。 ■D4、D8：　アルテラ・アプリケーション・トラック 12:00-12:30、15:30-16:00 「DSP設計を簡素化する設計フローとその応用」 各種フィルタをFPGAで実現する事により得られる効果を紹介し、その実現方法についてMATLAB/Simlink、DSP Builder、そしてQuatus IIでの配置配線までを解説します。 このページを評価

日本アルテラへのご連絡

ホーム | 製品情報 | サポート | エンド・マーケット | テクノロジ・センタ | 教育&イベント | 会社概要 | オンラインショップ  トレーニングコース | ユニバーシティ・プログラム | オンライン・セミナー | デモンストレーション | イベント  アルテラへの連絡先 | サイト・ヘルプ | サイトマップ | プライバシー | Legal Notice  Copyright © 1995-2008 日本アルテラ株式会社 〒163-1332 東京都新宿区西新宿6-5-1　新宿アイランドタワー32階 Altera, Stratix, Arria, Cyclone, MAX, HardCopy, Nios, Quartus and MegaCore は、Altera Corporation の商標です。