ASIC/システムLSI の検証＆プロトタイピング

会　場	ASIC設計ソリューション・セミナー [秋葉原駅前　秋葉原ダイビル2Ｆ] 東京都千代田区外神田1-18-13
受講料	無料（事前登録制）

セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。セミナー紹介文章2，3行追加する。

ご来場者全員に「アルテラ特製グッズ」をプレゼントする他に、
会場内アンケートにご協力頂いた方へ、さらに別のプレゼントもご用意しております。

アルテラ・テクノロジ・セミナ：タイム･テーブル

12:30 － 13:00

ご挨拶

13:00 － 13:15		イントロダクション： ASIC/システムLSI開発における「検証」
		日本アルテラ

13:15 － 14:00		ハイエンドFPGAによる ASICプロトタイピングの効用　（アルテラ 1）
		株式会社ミスポ

14:00 － 14:20

（アキュベリノス）

14:45 － 15:00		休憩
		休憩

15:00 － 15:45		（シノプシス/シンプリシティ）
		4i2i Communications Ltd. ( 株式会社スピナカー・システムズ)

15:40 － 16:30

（メンターグラフィックス）

16:30 － 17:15		シームレス・プロトタイピング・フローを持つ ASIC　（アルテラ 2）
		日本アルテラ

17:15 － 17:30		クロージング
		株式会社アキュベリノス

16:40 － 17:25		すぐ分かる、設計リスクのない低コスト PCI Express ソリューション
		日本アルテラ

17:25 － 17:35

抽選会

TOP

プレゼンテーション : ハイエンドFPGAによる ASICプロトタイピングの効用時間 : 11:35 － 11:50
ASIC/システムLSI 開発者が抱える主な問題のひとつが設計の「検証」と言われています。「検証」の内容や手段は、デザイン・フェーズと目的によって異なります。このセッションでは、ASIC/システムLSI の開発における「検証」の手法のうち、 FPGAを用いたプロトタイピングの効果とアルテラのFPGAで得られる利点を紹介します。

プレゼンテーション : Confirma/HAPS ASICプロトタイプ検証ソフト開発プラットフォーム時間 : 13:45 － 14:00 プレゼンテーション概要 : 調整中
アルテラの HardCopy ASICの最も大きな特長は、ASIC 開発フローの中にシームレスなプロトタイピング・フローを統合していることです。これにより、量産シリコンの入手前からシステム・バリデーションやソフトウェアの開発が可能となり、ASICのリスクを最小限に抑えた開発が可能となります。このセッションでは、HardCopy ASIC 開発フローと、最新の製品情報をご紹介します。
TOP

シンプリシティ株式会社 www.synplicity.jp/
プレゼンテーション : Confirma/HAPS ASICプロトタイプ検証ソフト開発プラットフォーム時間 : 11:35 － 11:50
Stratixを搭載しDDR3実機検証にも対応する高性能FPGAプロトタイピング・ボードHAPSをベースに、迅速なデザイン実装とフル信号観測RTLデバッガーを備え、これまでにない高速ASIC検証プラットフォームを提供します。
TOP

株式会社ミスポ www.mispo.co.jp
プレゼンテーション : 採用実績 No.1 の理由～ NORTi でコストダウン設計時間 : 13:45 － 14:00 プレゼンテーション概要 : 調整中
組込み OS として業界標準となっている μITRON。その中でも圧倒的なシェアで多くのユーザーから支持されているのが「NORTi」です。株式会社ミスポは、このリアルタイム OS「NORTi」を中心として、 TCP/IP プロトコルスタック、TCP/IP 関連ミドルウェア等を商品化している国内で唯一の組込み OS 専業メーカーです。
TOP

株式会社アキュベリノス www.accverinos.jp/
プレゼンテーション : 新製品のご紹介～Stratix III 340+DDR2搭載プロトタイプボード～時間 : 16:25 － 16:40
Stratix III を中心に、DDR2-533/667、DVI入出力、Gigabit Ether、USB2.0、LVDS、SD Cardなどの各種インタフェースを搭載した、ASICプロトタイピングボード『B-11』をご紹介いたします。
TOP

アルテラ・テクノロジ・セミナ－：タイム･テーブル
12:30 － 13:00	ご挨拶
12:30 － 13:00	イントロダクション： ASIC/システムLSI開発における「検証」
13:15 － 14:00	ハイエンドFPGAによる ASICプロトタイピングの効用　（アルテラ 1）
13:15 － 14:00	（アキュベリノス）
13:15 － 14:00	休憩
13:15 － 14:00	（シノプシス/シンプリシティ）
13:15 － 14:00	（シノプシス/シンプリシティ）
13:15 － 14:00	（シノプシス/シンプリシティ）
13:15 － 14:00	（シノプシス/シンプリシティ）