|
|
||||||||||||
アルテラ講演内容 ベンダ・セッション（無料・事前登録制）
| DDR2 から DDR3 へ : FPGA が実現する最先端メモリ・インターフェース | |
|
日本アルテラ プロダクト・マーケティング・マネージャ 橋詰 英治
V-01 10：20-10：50 |
|
外部メモリの主流である DDR メモリ、その進化が設計者に多くの利点をもたらす一方で，インターフェース設計はより複雑化し、迅速かつ確実な実装手法が課題となっています。 |
|
アルテラ展示･デモ内容
アルテラの FPGA デバイスと設計メソドロジは，最高レベルの性能と機能を提供し、システム開発の迅速な革新に貢献します。 アルテラ・ブースでは高速インターフェースをテーマに、ハイエンド FPGA が実現する最高性能の高速メモリ・インターフェースとギガビット・シリアル伝送技術を紹介します。そこに共通するキーワードは“自動化”。ただ単に高い性能を誇示するだけではなく、自動化することにより迅速かつ確実な実装を可能に出来るテクノロジが、アルテラにはあります。ご自身の目でご確認下さい。
| 最新 FPGA による DDR メモリ・インターフェース | 最新 65nm ハイエンド FPGA Stratix III による 400MHz (800Mbps) DDR メモリ・インターフェースのデモンストレーションを実施します。また、メモリ・インターフェース設計を迅速かつ確実に行うためのアルテラ独自のオート・キャリブレーション・ソフトIP “ ALTMEMPHY ” の実装手法を紹介します。 |
| 高性能トランシーバ内蔵FPGA におけるアダプティブ・イコライゼーション | トランシーバ内蔵 ハイエンド FPGA Stratix II GX は、独自エンジン ADCE により受信端における最適なイコライザ設定を自動的に見つけ出すアダプティブ・イコライゼーション機能を備えています。これにより、システムにおいてハードウェアが自動的に個別のリンクに適応することが出来，ボード設計における最適なイコライザ設定のためのイタレーションを回避することが出来ます。本機能をデモンストレーションでお見せします。 |
