ASIC/システムLSI の検証＆プロトタイピング・セミナー

会　場	ASIC/システムLSI の検証＆プロトタイピング・セミナー秋葉原コンベンションホール　２FコンベンションホールA 東京都千代田区外神田1-18-13 秋葉原ダイビル2F
受講料	無料（事前登録制）

■　ASIC/システムLSIの検証＆プロトタイピングでお困りではないですか？
■　ASIC/システムLSIの検証＆プロトタイピングの効率化をお考えではないですか？
■　FPGAプロトタイピングの設計を、シームレスに活用できるASICをご存知ですか？

効率的なASIC/システムLSIの検証は、システム開発成功の鍵と言えます。本セミナーでは、アルテラとパートナー企業が最良と考えるソリューションを最新情報と共に紹介します。

会場内アンケートにご協力頂いた方へ
「アルテラ特製グッズ」をプレゼント。
さらに抽選で、新しい iPod nano をプレゼント！！　
ご来場お待ちしております。

セミナー・タイム･テーブル

13:00 － 13:15		イントロダクション： ASIC/システムLSI開発における「検証」
		日本アルテラ株式会社

13:15 － 14:00		メンター・グラフィックスのASICソリューション。C/C++、SystemCからRTL、Gateまで
		メンター・グラフィックス・ジャパン株式会社

14:00 － 14:45		ハイエンドFPGAによる ASICプロトタイピングの効用
		日本アルテラ株式会社

14:45 － 15:00

休憩

15:00 － 15:45		新製品のご紹介～Stratix III 340+DDR2搭載プロトタイプ・ボード～
		株式会社アキュベリノス

15:45 － 16:30		Confirma/HAPS ASICプロトタイプ検証ソフト開発プラットフォーム
		日本シノプシス株式会社　シンプリシティ事業部

16:30 － 17:15		シームレス・プロトタイピング・フローを持つ ASIC
		日本アルテラ株式会社

17:15 － 17:30

クロージング＆抽選会

TOP

プレゼンテーション : ハイエンドFPGAによる ASICプロトタイピングの効用時間 : 14:00 － 14:45
ASIC/システムLSI 開発者が抱える主な問題のひとつが、設計の「検証」と言われています。「検証」の内容や手段は、デザイン・フェーズと目的によって異なります。このセッションでは、ASIC/システムLSI の開発における「検証」の手法のうち、 FPGAを用いたプロトタイピングの効果とアルテラのFPGAで得られる利点を紹介します。

シームレス・プロトタイピング・フローを持つ ASIC 時間 : 16:30 － 17:15
アルテラの HardCopy ASICの最も大きな特長は、ASIC 開発フローの中にシームレスなプロトタイピング・フローを統合していることです。これにより、量産シリコンの入手前からシステム・バリデーションやソフトウェアの開発が可能となり、ASICのリスクを最小限に抑えた開発が可能となります。このセッションでは、HardCopy ASIC 開発フローと、最新の製品情報を紹介します。
TOP

メンター・グラフィックス・ジャパン株式会社 www.mentorg.co.jp/
プレゼンテーション : メンター・グラフィックスのASICソリューション。C/C++、SystemCからRTL、Gateまで時間 : 13:15 － 14:00
さまざまな手法や手段が必要な検証。Gateまでのトータル環境を設計フローに即したメンター・グラフィックス・ソリューションをわかり易くご紹介します。

株式会社アキュベリノス www.accverinos.jp/
プレゼンテーション : 新製品のご紹介～Stratix III 340+DDR2搭載プロトタイプ・ボード～時間 : 15:00 － 15:45
Stratix III を中心に、DDR2-533/667、DVI入出力、Gigabit Ether、USB2.0、LVDS、SD Cardなどの各種インタフェースを搭載した、ASICプロトタイピング・ボード『B-11』をご紹介いたします。

日本シノプシス株式会社　シンプリシティ事業部 www.synplicity.jp/
プレゼンテーション : Confirma/HAPS ASICプロトタイプ検証ソフト開発プラットフォーム時間 : 15:45 － 16:30
Stratixを搭載しDDR3実機検証にも対応する高性能FPGAプロトタイピング・ボードHAPSをベースに、迅速なデザイン実装とフル信号観測RTLデバッガーを備え、これまでにない高速ASIC検証プラットフォームを提供します。
TOP