デモンストレーション・センター

初めてFPGA開発ソフトウェア「Quartus II」をご使用になる方を対象に、Quartus II を使用した基本的なデザイン・フローについて、プロジェクトの作成からコンパイルが完了するまでを、デモンストレーション形式で解説します。

タイミング解析に慣れていないユーザーから、複雑な設計で高いパフォーマンスを実現するアドバンスト・ユーザーまで、 優れたタイミング解析を提供するTimeQuest タイミング・アナライザをデモンストレーション形式で紹介をします。

レジスタの自動パイプライン処理によって、Qsys インタコネクトの性能をどのように改善できるかを紹介します。

チーム・ベースのデザイン・フローを使用して、大規模なシステムをどのように構築できるかおよび、サブシステムを使用して大規模なシステムを構築について紹介します。

SOPC Builder によるデザインを Qsys に移行する方法を紹介し、使用可能な移行リソースを解説します。

テストベンチをどのように自動生成するかを紹介し、使用可能な検証 IP スイートについても解説します。

Qsys システムをリアルタイムでどのようにデバッグするかを紹介し、読み出し/書き込みトランザクションを使用して、ボード完成までの期間を短縮する方法についても解説します。

Quartus II オンライン・デモ: ボード完成までの期間短縮を実現するシステム・コンソール

ボード完成までの期間短縮を実現するシステム・コンソールについて解説します。

Quartus II オンライン・デモ: システム・コンソールを活用したGUI の構築

システムのデバッグやモニタリングを行うためのカスタム GUI の構築や、 システムをモニタリングしたり、制御したりするための各種 GUI機能の追加方法について解説します。

Quartus II 開発ソフトウェアに搭載される、ラピッド・リコンパイル機能は、Quartus IIのサブスクリプション・エディションに搭載された機能で、デザインのタイミングを保持したままコンパイル時間を大幅に短縮でき、ECO（イーシーオー）レベルの小規模なデザイン変更を行うことができます。
このデモでは、ラピッド・リコンパイル機能の操作方法とその効果を、画面上でご覧いただきながら、初めての方にも分かりやすく、ステップ・バイ・ステップで解説します。

Quartus II に搭載される、SignalTap II　エンベデッド・ロジック・アナライザは、設計の検証においてリアルタイムに信号動作をキャプチャおよび表示する、システム・レベル・デバッグ・ツールです。
このデモでは、使いやすい SignalTap II の操作方法を、画面を表示しながら、初めての方にも分かりやすく、ステップ・バイ・ステップで解説します。

「SOPC Builder」は、システム統合作業を自動化し、所要時間をわずか数分に短縮できる大変便利なツールです。SOPC Builderの操作方法を、画面を表示しながら、初めての方にも分かりやすく、ステップ・バイ・ステップで解説します。

ISEからQuartus II への移行は、意外と簡単です。Quartus II の基本的な操作方法を表示しながら、ISEとの類似点をデモ形式で紹介します。