Nios® II/e 「標準（standard）」プロセッサ・コアは、ソフトウェア性能と小型化との大きなトレードオフなしで実装できるように設計されています。Nios II/s コアは、多くの機能を備えたオペレーティング・システムが稼動するシステムなど、大量のコードやデータを扱うアプリケーションを含め、コスト重視で中程度の性能も必要なアプリケーションに最適です。
コアは、Eclipse ベースの Nios II 統合開発環境 （IDE） を含む Nios II エンベデッド･デザイン･スイート （EDS） によってサポートされています。
Nios II/s コアの特長は以下のとおりです。
- 命令キャッシュ
- 最大 2G バイトの外部アドレス空間
- Nios IIコアに直接接続されるインストラクション用密結合メモリ（TCM：Tightly Coupled Memory）（オプション）
- 5 段パイプライン
- スタティック分岐予測
- ハードウェアの逓倍、分周、およびシフト・オプション
- 最大 256 個のカスタム・インストラクション
- JTAG デバッグ・モジュール
- ハードウェア・ブレークポイント、データ・トリガ、リアルタイム・トレースを含む、オプションの JTAG デバッグ・モジュール拡張機能
デジタル信号処理（DSP）ブロックを備えたアルテラ・デバイス・ファミリをターゲットとする場合、Nios II/s コアによって機能と性能の向上が可能です。 この場合、Nios II/s コアは 3 サイクルで乗算を実行するハードウェア乗算回路を提供します。 この乗算回路はバレル・シフタとしても動作します。
