Stratix デバイス・ファミリの概要

Stratix® デバイスはアルテラの第一世代のStratix デバイスです。さらに高性能、高集積、そして低消費電力を求める設計者には、 次世代ファミリである、90nm Stratix II も提供しています。最新の次世代 Stratix III FPGAは、65nm プロセスをベースにしており、次世代のハイエンドおよび高帯域幅システムに必要とされる性能や機能を提供します。 広域な温度範囲が要求される軍用機器および航空宇宙アプリケーションに対しては、Stratix FPGAが最適なソリューションを提供します。

Stratix デバイス・ファミリは、あらゆる複雑なデザインに対応できる理想的なソリューションです。 広帯域幅システムが抱える問題に対処できるように最適化された Stratix デバイスの特長は、比類のないコア性能、メモリ容量、高効率アーキテクチャ、および 「Time-to-Market」 の利点です。 Stratix デバイスは、クロック管理とデジタル信号処理（DSP）のための専用機能を備え、また差動およびシングル・エンド標準 I/O 規格もサポートしています。 さらに、Stratix デバイスはon-chip terminationおよびリモート・システム・アップグレード機能を提供します。 Stratix デバイス・ファミリは、SOPC（system-on-a-programmable chip）ソリューションをレベル・アップする、豊富な機能を備えた広帯域幅システム・ソリューションです。

Stratix デバイスには、1.5V、0.13μm の全層銅 SRAM プロセスが採用されており、集積度はロジック・エレメント（LE）数で 10,570 ～ 79,040 個の範囲、RAM 容量は 7M ビット超です。 最大 22 個の DSP ブロックと、最大 176 個の (9 ビット x 9 ビット) エンベデッド乗算器は、高いデータ・スループットを必要とする複雑なアプリケーション向けに最適化されています。 Stratix デバイスは、LVDS、LVPECL、PCML、HyperTransport^™ などの様々な標準差動 I/O 規格や、10G イーサネット XSBI、SFI-4、POS-PHY Level 4 (SPI-4 Phase 2)、HyperTransport、RapidIO^™、UTOPIA IV などの高速通信インタフェースをサポートする True-LVDS^™ 回路も備えています。 また、Stratix FPGA ファミリは階層的なクロック構造と最大 12 の PLL（Phase-Locked Loop）により、完全なクロック管理ソリューションを実現しています。

大量生産に対応した低リスクのコスト削減手段を必要とするシステム設計者は、Stratix FPGA デザインから HardCopy® Stratix ASICに容易に移行できます。 HardCopy Stratix デバイスは、Stratix FPGA から直接生成されるので移行リスクが大幅に軽減され、Stratix アーキテクチャの高集積度、高性能、業界最先端の機能、および強化されたタイミング機能を継承します。 この シームレスな移行プロセスは、最初の移行で動作するデバイスを保証しており、システム設計者は最低コストで ｢Time-to-Market｣ を改善できます。HardCopy II ASICによりサポートされるStratix II FPGAは同様のシームレスの移行パスを使用し、低コストかつ高集積ロジックの要件を満たすソリューションを提供します。

表 1 に Stratix デバイス・ファミリと特長の概要を示します。表 2 に Stratix デバイスのパッケージングと I/O ピン数の概要を示します。表 3 に Stratix デバイスで使用する適切なコンフィギュレーション・デバイスを示します。

注：

(1) 9x9 乗算器の合計。デバイスあたりの 18x18 乗算器の合計を求めるには、9x9 乗算器の合計を 2 で割ります。デバイスあたりの 36x36 乗算器の合計を求めるには、9x9 乗算器の合計を 8 で割ります。

アルテラへのご連絡

日本アルテラでは、プログラマブル・ロジック・デバイス(PLD) を日本代理店を通じて販売しております。PLDご購入に関しましては、各代理店にお問い合わせください。

販売代理店

関連リンク

• Stratix デバイス・ハンドブック
• HardCopy ASIC
• HardCopy II ASIC
• 業界最高速の 90nm FPGA
• ベンチマーク手法