on-chip terminationに関する Q & A

システム・スピードやクロック・レートが高まると共に、シグナル・インテグリティはデジタル設計において重要になってきました。シグナル・インテグリティを改善するために、シングル・エンドおよび差動信号の両方において最適な終端を行う必要があります。終端は外部終端抵抗か、あるいはon-chip termination機能で処理することが可能です。外部終端抵抗を用いた終端はon-chip termination機能を用いるよりも精度が高いため、高いシグナル・インテグリティを得ることができます。

以下にアルテラの Stratix® デバイスのon-chip terminationについて最もよく尋ねられる質問とその回答をリストします。

StratixおよびStratix GXデバイスのon-chip terminationではどのタイプの終端をサポートしていますか？
必要に応じて外部終端抵抗を使用することは可能ですか？
外部終端抵抗と on-chip terminationを同一の I/O バンクで使用することは可能ですか？
どの差動標準 I/O 規格がサポートされていますか？
LVDS 終端に外部基準抵抗器は必要ですか？
on-chip terminationはどの I/O バンクをサポートしていますか？
チップ内で終端抵抗を使用すると、デバイスの消費電力はどのような影響を受けますか？
on-chip terminationに関する詳しい資料はどこで入手できますか？

StratixおよびStratix GXデバイスのon-chip terminationではどのタイプの終端をサポートしていますか？

2種類のon-chip terminationをサポートしています:

差動on-chip termination
HSSI(High-speed serial interface: 高速シリアル・インタフェース)差動on-chip termination (Stratix GXのみ)

直列および並列のon-chip terminationはサポートしていません。

必要に応じて外部終端抵抗を使用することは可能ですか？

はい。外部終端抵抗を Stratix デバイスで使用することは可能です。on-chip terminationを使用する必要はありません。

外部終端抵抗とon-chip terminationを同一のI/Oバンクで使用することは可能ですか？

可能です。on-chip terminationはピンごとに選択することができるため、外部終端抵抗とともに同一の I/O バンクで使用することは可能です。

どの差動標準I/O規格がサポートされていますか？

差動on-chip terminationでは 137-ohmsをLVDS標準 I/O規格のみでサポートしています。加えてHSSI差動on-chip terminationでは100-ohms, 120-ohms, および150-ohmsの終端をLVDS, PCML(pseudo current mode logic), および LVPECL 標準I/O規格でサポートしております。

LVDS終端に外部基準抵抗器は必要ですか？

いいえ。LVDS終端では外部基準抵抗器は必要ありません。

差動on-chip terminationはどのI/Oバンクをサポートしていますか？

左右のバンクにおいてのみ差動on-chip terminationをサポートしています。HSSI 差動on-chip terminationは Stratix GX トランシーバ・ブロックのみのサポートです。

チップ内で終端抵抗を使用するとデバイスの消費電力はどのような影響を受けますか?

直列および差動においてチップ内終端を使用する場合はデバイスにおける消費電力に対する影響は最小限に止められます。しかし、並列においてチップ内終端を使用するとデバイスの消費電力は大幅に増加します。通常SSTL 2 Class IIを72ビットのバス幅で使用した場合、更に3W以上の消費電力が発生します。

on-chip terminationに関する詳しい資料はどこで入手できますか？

Stratix デバイスの on-chip terminationの詳細については、Stratix デバイス・ハンドブックのチャプターの Using High-Speed Differential I/O Interfaces in Stratix Devices を参照してください。

ユーザーネーム:
パスワード:
	次回からIDの入力を省略