システム・スピードやクロック・レートが高まると共に、シグナル・インテグリティはデジタル設計において重要になってきました。シグナル・インテグリティを改善するために、シングル・エンドおよび差動信号の両方において最適な終端を行う必要があります。終端は外部終端抵抗か、あるいはon-chip termination機能で処理することが可能です。外部終端抵抗を用いた終端はon-chip termination機能を用いるよりも精度が高いため、高いシグナル・インテグリティを得ることができます。
Stratix® デバイスでは、差動終端においてon-chip termination機能をサポートしています。
on-chip termination機能はPCB（printed circuit board）上の外部抵抗の部品点数を最少化することによってボード設計をシンプルにします。差動on-chip termination機能に関する一般的な質問に対する回答は、Q & A のページに掲載されています。
on-chip termination の利点
Stratixデバイスにおける差動on-chip terminationは表1に示すような利点を提供します。
|
表1: 差動on-chip terminationの利点 |
|
|
利点 |
説明 |
|
シグナル・インテグリティ |
Stratix デバイスではon-chip termination抵抗は I/O バッファの近くに配置されるため、スタブ現象がなくなり、反射防止に役立ちます。 |
|
シンプルなボード設計 |
on-chip terminationは必要な外部抵抗ネットワークは最小限ですむため、抵抗器や配線パターン、ボード・スペースを減らすことができ、結果としてボードのレイアウトがシンプルになります。 |
|
低コスト |
必要な抵抗器、配線パターン、ボード・スペースが減るため、システム設計者のレイアウト時間を短縮できます。レイアウト時間とボード上のコンポーネント数の減少は、システムの総コストの削減をもたらします。 |
|
システムの信頼性の向上 |
on-chip terminationによってPCB 上の余分なコンポーネントが減るため、システムの信頼性が向上します。 |
Stratixデバイスの差動on-chip terminationは、図１に示す通りLVDS 標準 I/O 規格をサポートしています。図中のon-chip termination抵抗RDは100
です。設計者はRapidIO, POS-PHY-4, SPI-4, CSIXストリーミングといったプロセッサ・インタフェース・プロトコルを必要とするシステム・アプリケーションに使用可能です。
