Stratix デバイスは、柔軟性の向上と「Time-to-Market」の短縮のために、10 ギガビット・イーサネット（XSBI）、SFI-4、POS-PHY Level 4（SPI-4 Phase 2）、HyperTransport™、RapidIO™、UTOPIA IV など、各種の高速インタフェース標準規格をサポートしています（図 1 と 表 1 参照）。
設計者は、アルテラ の IP（Intellectual Property）コアを使用することにより、Atlantic™ ローカル・インタフェースを使用する高速インタフェース間の橋渡しを行うことができるようになります。さらに、Stratix デバイスは、1 デバイスあたり広帯域幅なインタフェースを 4つまでサポート可能なため、比類のないブリッジ・ソリューションになります。
図 1: 各種の高速インタフェースに対する Stratix のサポート
| 表 1: Stratix がサポートする標準インタフェース | ||||||
|---|---|---|---|---|---|---|
| 特長 | 10 ギガビット・イーサネット XSBI | SFI-4 | POS-PHY Level 4 (SPI-4 Phase 2) | HyperTransport | RapidIO | UTOPIA IV |
| 最大帯域幅（Gbps） | 10 | 10 | 10 | 6.4 | 10 | 10 |
| データ（バス幅） | 16 | 16 | 16 | 8, 16, 32 | 8, 16 | 8, 16, 32 |
| クロック数 | 1 | 1 | 1 | 1, 2, 4 | 1, 2 | 1 |
| 最大データ・レート（Mbps） | 644.53 | 622.08 | 840 | 800 | 500 | 415 |
| 最大クロック・レート（MHz） | 644 | 622 | 420 | 400 | 250 | 415 |
| 電気標準規格 | LVDS | LVDS | LVDS | HyperTransport | LVDS | LVDS |
10 ギガビット・イーサネット（XSBI）
10 ギガビット・イーサネット XSBI インタフェースは、16 ビット LVDS インタフェースであり、10GBASE-R と総称される 10Gbps イーサネットの物理レイヤに共通する PCS（physical coding sublayer）と PMA（physical medium attachment）サブレイヤの接続に使用されます。XSBI は、Optical Internetworking Forum（OIF）の標準規格 SFI-4 に準拠しています。Stratix デバイスは、XSBI の要件である最大 644.53Mbps のデータ・レートとともに、クロック周波数とデータ・レートの間の 1:1 の関係をサポートしています。Stratix の差動 I/O PLL（Phase-Locked Loop）は、XSBI やSFI-4 などのインタフェースに必要な高いクロック周波数と 1:1 の関係をサポートするように設計されています。Stratix デバイスは、HSTL 標準 I/O 規格を使用することによって、別の 10 ギガビット・イーサネット・インタフェース標準規格である XGMII にも対応しています。
SFI - 4
SFI-4 は、OC-192 SONET システムでフレーマとシリアライザ／デシリアライザ（SERDES）をリンクするために使用されている OIF 標準規格です。XSBI の場合と同様に、Stratix デバイスは SFI-4 の要件である最大 622.08Mbps のデータ・レートと、クロック周波数とデータ・レート間の 1:1 の関係をサポートしています。Stratix の差動 I/O PLL は、この 1:1 の関係を必要とする SFI-4 や XSBI などのインタフェースについて、高いクロック周波数をサポートするように設計されています。SFI-4 への対応によって、高集積プログラマブル・ロジックの守備範囲はバックプレーンから物理レイヤ・デバイスにまで広がりました。
POS-PHY Level 4（SPI - 4 Phase 2）
POS-PHY Level 4 は、物理（PHY）レイヤ・デバイスとリンク・レイヤ・デバイスの間のセルとパケットの転送をインタフェースします。10Gbps のデータ転送を実現する POS-PHY Level 4 は、主に OC-192 システムで使用されています。Stratix ファミリには最新の差動 I/O 機能のほかに、TriMatrix™ メモリ、最新の PLL 技術、DDR I/O 機能などの機能があり、これらが組み合わさって 840Mbps POS-PHY Level 4 ソリューションを実現しています。
HyperTransport
HyperTransport テクノロジは、主にプロセッサのインタフェースとして使用されている高速、高性能のポイント・ツー・ポイント・リンク技術です。Stratix の差動 I/O バッファは、（転送データについて）クロックを中央に調整する要素やダブル・データ・レート（DDR）I/O バッファに関する要素など、HyperTransport テクノロジの物理レイヤ固有の要件に適合するように設計されています。
RapidIO
RapidIO インタコネクト・アーキテクチャは、ネットワーク・プロセッサ、ディジタル信号処理（DSP）デバイスや、その他のペリフェラル・デバイスをリンクする目的で設計されています。RapidIO は、高性能パケット交換インタコネクト技術であり、LVDS リンクの使用により 10Gps 超のスループットを達成可能です。Stratix デバイスは、DDR I/O 機能により、250MHz のクロック周波数と 500Mbps のデータ・レートをサポートしています。TriMatrix メモリ （Stratix ファミリの最新のエンベデッド・メモリ・リソース）により、Stratix デバイスでは RapidIO システムのバッファリング要件を容易に満たすことができます。
