Stratix® デバイスは、従来にないデザインの柔軟性と高度なシステム・インテグレーションを実現する強力なシステム・レベルの特長を備えています（表 1 参照）。汎用デバイス・ファミリであるStratix デバイス・ファミリは、system-on-a-programmable-chip （SOPC）ソリューションをレベル・アップする、多彩な機能を備えた広帯域幅システム・ソリューションです。また、さらに高性能、高集積、そしてより低コストを求める設計者のためにアルテラのStratix II FPGA をご紹介します。
| 表 1. Stratix の主な特長 | |
|---|---|
| 特長 | 説明 |
| 高性能アーキテクチャ | |
| 高性能アーキテクチャ | Stratix デバイスの高性能アーキテクチャは、速度的に最適化された内部配線と高効率クロック・ネットワークから構成され、これらがロジック・エレメント（LE）、TriMatrix™ メモリ・ブロック、デジタル信号処理（DSP）ブロック、PLL（Phase-Locked Loop）、I/O エレメント（IOE）間を接続して、システム性能を最大限に高めています。新しい高速-5スピード・グレードによりQuartus II ソフトウェアを使用して最大20%の性能向上を遂げました。Stratix デバイスの場合、必要なロジック・リソースの量は他社の FPGA 製品よりも平均 25% 少なくてすみます。 また、さらに高性能を求める設計者のためにアルテラのStratix II FPGAをご紹介します。 |
| 最大 79,040 個のロジック・エレメント（LE）、最大 7M ビットのエンベデッド・メモリ | Stratix デバイスの高集積度と大容量エンベデッド・メモリにより、Stratix デバイスのアーキテクチャの帯域幅と性能が補完されています。また、さらに高集積を求める設計者のためにアルテラのStratix II FPGAをご紹介します。 |
| 広いメモリ帯域幅と高速外部メモリ・インタフェース | |
| TriMatrix メモリ | TriMatrix メモリは、最大 7M ビットの RAM 容量と最大 8 テラビット／秒のデバイス・メモリ帯域幅を実現しています。このメモリにはサイズの異なる 3 種類のエンベデッド RAM ブロック（M512、M4K、M-RAM ブロック）があり、これらを構成して広範な機能をサポート可能です。 |
| 外部メモリ・インタフェース | Stratix デバイスは、SRAM/DRAM デバイスとのインタフェースのための最新のメモリ・インターフェース・サポートを提供しているため、設計者はデータ・アクセスの性能を低下させずに、外部の高集積度メモリ・デバイスを複雑なシステム・デザインに組み込むことができます。 |
| SRAM デバイス | Stratix デバイスは、最大 200MHz の 3 種類の SRAM デバイス、すなわち DDR（Double Data Rate）、QDR（Quad Data Rate）、QDRII、および ZBT（Zero Bus Turnaround）とのインタフェースをサポートしています。 |
| DRAM デバイス | Stratix デバイスは、3 種類の高速シンクロナス DRAM（SDRAM）デバイス、すなわち最大 200MHz のクロックのSDR（Single Data Rate）SDRAM、DDR（Double Data Rate）SDRAM、および FCRAM（Fast-Cycle RAM）とのインタフェースをサポートしています。 |
| 高性能デジタル信号処理 | |
| DSP ブロック | DSP ブロックは、デジタル信号処理（DSP）アプリケーション向けに最適化された高性能エンベデッド DSP ユニットです。DSP ブロックにより、DSP アプリケーションにおける性能上の障害がなくなり、予測可能かつ信頼性の高い性能が得られるため、性能低下させずにリソースを節約が可能です。したがって、DSP ブロックは、複雑な演算を実行する DSP システムの実現に最適であり、しかも高いデータ・スループットも得ることができます。 |
| DSP 性能 | Stratix デバイスのデータ処理能力は、最高のシステム性能に対応する他社DSPプロセッサを凌いでいます。 |
| ソフト・マルチプライヤ | Stratix® の柔軟な実装が可能なソフト・マルチプライヤを、非常に多くの乗算器を必要とする第 3 世代（3G）携帯電話基地局や画像処理アプリケーションなどの分野向けに提供します。 |
| 高 I/O 帯域幅と高速インタフェース | |
| 高 I/O 帯域幅 | Stratix デバイスは、さまざまなシングル・エンド標準 I/O 規格と差動標準 I/O 規格をサポートしており、バックプレーン、ホスト・プロセッサ、バス、メモリ・デバイス、3D グラフィックス・コントローラと容易にインタフェースします。 |
| 差動 I/O サポート | Stratix True-LVDS™ ソリューション回路は最大 80チャネルの最適化された最大 840Mbps のデータ転送速度に対応する最大 152の高速差動 I/O チャネルを提供し 、LVDS、LVPECL、PCML、HyperTransport™ などの新たな標準 I/O インタフェース規格に対する高度なニーズに対応しています。 |
| シングル・エンド I/O サポート | Stratix デバイスは、今日の過酷なシステム要件に不可欠な、SSTL、HSTL、GTL、GTL+、CTT、 PCI-X などの新たな広帯域幅シングル・エンド標準 I/O インタフェース規格をサポートしています。 |
| 高速インタフェース | Stratix デバイスは、柔軟性の向上と「Time-to-Market」の短縮のために、SPI-4 Phase 2、SFI-4、10G イーサネット XSBI、HyperTransport、RapidIO、UTOPIA IV など、さまざまな高速インタフェース標準規格をサポートしています。 |
| システム・レベルのクロック管理 | |
| クロック管理回路 | Stratix デバイスは、最大 12 のプログラマブル PLL と最大 40 の合成可能クロックを特長としており 、システム性能を最大限に高める堅牢なクロック管理機能と周波数合成機能を備えています。 |
| クロック管理機能 | Stratix の PLL は、クロック切り換え、PLL リコンフィギュレーション、スペクトラム拡散クロッキング、周波数合成、プログラマブル位相シフト、プログラマブル遅延シフト、外部フィードバック、プログラマブル出力周波数設定など、これまではハイ・エンドのディスクリート PLL デバイスにしかなかった機能を備えています。これらの機能により、設計者は、Stratix デバイスの内部と外部の両方で、システム・タイミングを管理が可能になります。 |
|
CRC (Cyclic Redundancy Code) 自動チェック機能 | |
|
Stratix デバイスは32ビット CRCの自動チェック機能を搭載しています。内蔵されたCRCチェッカーはQuartus II ソフトウェア上でクリックするだけで利用可能です。FPGA上で起こるSEU(single event upset：放射線によるデータのビット反転)問題に最もコスト効果が高いソリューションです。 | |
| オン・チップ・ホット・ソケットおよびパワー・シーケンスのサポート | |
| ホット・ソケット & パワー・シーケンス | Stratix デバイスはオン・チップでのホット・ソケットおよび電源シーケンスのサポート、そして特性検証データを提供し、追加の外部デバイスやボード操作なしで、オン・チップ・ホット・ソケットおよびパワー・シーケンス保護に対して堅牢なサポートを提供します。この機能はデバイスとパワーアップ前またはパワーアップ中のトリ・ステート I/Oバッファを保護し、Stratix デバイスをよりマルチ電圧システムまたは冗長技術が必要とされるアプリケーション用に理想的なデバイスにします。 |
| リモート・システム・アップグレード機能 | |
| リモート・システム・アップグレード | Stratix デバイスは、リモート・システム・アップグレード機能を特長としており、遠方から安全で信頼性の高い方式でエラー・フリーのシステム・アップグレードが可能です。 |
| エンベデッド・ソフトコア・プロセッサ | |
| Nios® II エンベデッド・プロセッサ・ファミリ | 最新のアーキテクチャを備えた Stratix デバイスに、強化された Nios II エンベデッド・プロセッサを組み合わせれば、ネットワーク、テレコミニュケーション、DSPアプリケーション、大容量ストレージ、そして 広帯域システムのニーズに応える比類のない処理能力が得られます。 Stratix デバイスにより、Nios II プロセッサの性能を 150 DMIPSまで高めます。 |
| 低コスト、高性能、量産向けデバイス | |
| HardCopy® Stratix ASIC | HardCopy Stratix デバイスは、Stratix デバイス・ベース・デザイン用に低コストでシームレスな移行パスを量産向け製品として提供します。HardCopy Stratix デバイスは、Stratix FPGAで最も早いスピード・グレード以上に高速な性能を提供します。また、さらに高性能を求める設計者のためにStratix II FPGAでサポートされるHardCopy II ASICをご紹介します。 |
