Stratix® デバイスは、さまざまなシングル・エンド標準 I/O 規格と差動標準 I/O 規格をサポートしており、バックプレーン、ホスト・プロセッサ、バス、メモリ・デバイス、3D グラフィックス・コントローラと容易にインタフェースします。Stratix ファミリ・デバイスは、最大 80チャネルの最適化された最大 840Mbps のデータ転送速度に対応する最大 116の高速差動 I/O チャネルを使用することができます。各 I/O チャネルは専用のシリアライザ／デシリアライザ（SERDES）回路を持つため、POS-PHY Level 4、SFI-4、HyperTransport™、RapidIO、10 ギガビット・イーサネット（XSBI）、UTOPIA Level 4 などの高速インタフェース標準規格（表 1 参照）を簡単に実装できます。高速 I/O インタフェースと広帯域幅プロトコルをサポートする Stratix デバイスは、理想的なブリッジ・プラットフォームであり、システムの全構成要素間のインタフェースとして使用できます。
| 表 1. 標準 I/O 規格に対する Stratix のサポート | |||
| 機能 | シングル・エンド標準 I/O 規格 | 差動標準 I/O 規格 | 外部メモリ・インタフェース |
| 電気標準規格 | LVTTL LVCMOS SSTL HSTL GTL+ CTT AGP |
LVDS LVPECL PCML HyperTransport |
SSTL-2, SSTL-3, SSTL-18 Differential SSTL Differential HSTL |
| 専用回路 | Terminator™ テクノロジ - 直列終端 - 並列終端 PCI クランプ・ダイオード |
True-LVDS™ 回路 - 専用 SERDES 回路 - 差動 I/O バッファ - データ再アライメント回路 |
専用 DDR 回路 - 専用 DQS 回路 - DDR タイミング回路 - 複数の I/O レジスタ |
| IP（Intellectual Property）関連コアとリファレンス・デザイン | PCI-X 32-/64 ビット PCI CSIX DMA コントローラ |
POS-PHY Level 4 (SPI-4 Phase2) Flexbus Level 4 HyperTransport RapidIO 10-Gigabit Ethernet (XSBI) Utopia Level 4 |
DDR SDRAM コントローラ SDR SDRAM コントローラ DDR FCRAM コントローラ QDR SRAM コントローラ ZBT SRAM コントローラ |
専用回路を使用して高性能仕様に対応
高速インタフェース標準規格のタイミング必要条件は高性能の実現のために非常に厳しく、Stratix デバイスではこれらのタイミング条件を満たすための専用回路が使用されています。Stratix デバイスの True-LVDS™ 機能では、SERDES 回路、差動 I/O バッファ、データ再調整（アライメント）回路、高速PLL、正確なデータ転送を提供しています。高速 I/O バッファに隣接するデータ再調整（アライメント）回路は、各チャネル上でデータのバイト間のデータスキューを調整します。このデータ再調整（アライメント）機能により、異なるチャネル間、および 1 つの Stratix デバイスとインタフェースする複数のデバイス間で、データの同期を手軽にとることができるようになります。オン・チップの PLL（Phase-Locked Loop）が各 I/O バンク上に複数のクロック・ドメインを提供しているため、クロッキングの柔軟性が高まっており、TCCS、RSKM、SW パラメータなどの厳格なタイミング仕様に対応できます。これらの PLL には、最高 645MHz のクロック信号を入力できるため、SFI-4 や XSBI などの高速インタフェース標準規格にも対応可能です。詳細情報については、 Using High-Speed Differential I/O Interfaces in Stratix Devices を参照ください。
差動標準 I/O 規格
Stratix デバイスは、LVPECL、PCML、LVDS、HyperTransport などの差動標準 I/O 規格をサポートするための True-LVDS 機能を備えています。これらの差動標準 I/O 規格は、高性能、高ノイズ・マージン、低 EMI（電磁妨害）、低消費電力といった特長のために、ますます普及してきています。さらに、これらの差動標準 I/O 規格は、POS-PHY Level 4、SPI-4、SFI-4、XSBI、UTOPIA Level 4、RapidIO などの高速インタフェース標準規格が要求する高データ・スループットも実現可能にします。表 2 には、Stratix デバイスがサポートしている差動標準 I/O 規格とアプリケーションがまとめています。
| 表 2. Stratix デバイスがサポートする差動標準 I/O 規格 | ||
| 標準 I/O 規格 | 性能目標 | 一般的アプリケーション |
| LVPECL | 840 Mbps | 汎用 |
| PCML | 840 Mbps | バックプレーン |
| LVDS | 840 Mbps | バックプレーン |
| HyperTransport | 800 Mbps | ホスト・プロセッサ |
| Differential HSTL | 200 MHz | メモリ |
| Differential SSTL | 200 MHz | メモリ |
シングル・エンド標準 I/O 規格
LVTLL、LVCMOS、SSTL、HSTL などのシングル・エンド標準 I/O 規格は、基板上のデバイスの接続によく使用されます。シングル・エンド・システムは差動標準 I/O 規格よりも電流駆動能力が高く、DDR SDRAM や ZBT SRAM などの最新のメモリ・デバイスを使用する場合には不可欠です。表 3 では、Stratix デバイスがサポートしているシングル・エンド標準 I/O 規格とアプリケーションを紹介します。
| 表 3. Stratix デバイスがサポートするシングル・エンド標準 I/O 規格 | ||
| I/O 規格 | 性能目標 | 一般的アプリケーション |
| 3.3-V/2.5-V/1.8-V LVTTL | 250 MHz | 汎用 |
| 3.3-V/2.5-V/1.8-V/1.5-V LVCMOS | 250 MHz | 汎用 |
| 3.3-V/2.5-V GTL | 100 MHz | バックプレーン |
| 3.3-V/2.5-V GTL+ | 200 MHz | バックプレーン |
| SSTL-3 Class I & II | 166 MHz | SDRAM |
| SSTL-2 Class I & II | 200 MHz | DDR I SDRAM |
| SSTL-18 Class I & II | 200 MHz | DDR II SDRAM |
| 1.5-V HSTL I & II | 250 MHz | メモリとスイッチ・ファブリック |
| 3.3-V PCI | 66 MHz | PC とエンベデッド |
| 3.3-V PCI-X | 133 MHz | PC とエンベデッド |
| Compact PCI | 66 MHz | PC とエンベデッド |
| 3.3-V/1.5-V 1x AGP | 66 MHz | 3-D グラフィックス |
| 3.3-V/1.5-V 2x AGP | 133 MHz | 3-D グラフィックス |
| CTT | 250 MHz | バックプレーン |
関連リンク
- 標準 I/O規格 & インターフェース・ソリューション・センター
- Stratix デバイスでの高速インタフェースのサポート
- Using Selectable I/O Standards in Stratix & Stratix GX Devices chapter of the Stratix Device Handbook
- Using High-Speed Differential I/O Interfaces in Stratix Devices chapter of the Stratix Device Handbook
- Implementing Double Data Rate I/O Signaling in Stratix & Stratix GX Devices chapter of the Stratix Device Handbook
- Implementing SFI-4 in Stratix Devices chapter of the Stratix Device Handbook
- Implementing 10-Gigabit Ethernet Using Stratix Devices chapter of the Stratix Device Handbook
