増大する業界のニーズに合わせて、メモリ設計者はシングル・データ・レート (SDR) SDRAM メモリからダブル・データ・レート (DDR) SDRAM メモリに移行しています。DDR メモリでは、データはクロックの立ち上がりエッジと立ち下がりエッジの両方でラッチされ、SDR に対し帯域幅を効果的に 2倍にします。今日、DDR メモリはコンピュータ、サーバ、ストレージ、およびネットワーキングや通信機器内で幅広く使用されています。 DDR SDRAMは、大量の低コスト・メモリをデザインに組み込みたいすべての設計者にとって事実上の業界標準になっています。
アルテラはシステム設計者がアルテラの FPGA を DDR メモリに適切にインタフェースするのを支援する完全なシステム・ソリューションを提供します。完全なソリューションには、テクニカル・ドキュメント、ソフトウェア、およびツール・サポート、IP (Intellectual Property) コア、デモ・ボード、およびシミュレーション・モデルが含まれます。表 1 にアルテラの FPGA でサポートされる DDR SDRAM メモリ・インタフェースを示します。
| 表 1. アルテラの FPGA でサポートされる DDR SDRAM メモリ・インタフェース | |
| デバイス |
DDR SDRAM インタフェースの性能 |
|---|---|
| Stratix® |
400 Mbps (200 MHz) |
| Stratix GX |
400 Mbps (200 MHz) |
| Cyclone® |
266 Mbps (133 MHz) |
テクニカル・ドキュメント
アルテラは、各デバイスに関する完全な情報と DDR メモリ・インタフェースの設計を支援する詳細なドキュメントを含む総合的なテクニカル・ドキュメントを提供しています。表 2 に提供中のテクニカル・ドキュメントと対象デバイスを示します。
| 表 2. DDR SDRAM テクニカル・ドキュメント | |
| ドキュメント名 |
対象デバイス |
|---|---|
| Stratix Stratix GX | |
| Cyclone | |
| Stratix Stratix GX | |
|
ホワイト・ペーパ - Benefits of Altera’s DDR SDRAM Memory Interface Solution (PDF) |
Stratix Stratix GX |
|
Altera DDR SDRAM Controller User Guide, Appendix B (PDF)の DDR SDRAM Timing Analysis セクション |
Stratix Stratix GX |
|
「Altera DDR SDRAM Controller ユーザーズ・ガイド」、Appendix C(PDF)の Board Design Guidelinesセクション |
Stratix Stratix GX |
|
DDR タイミング・マージン解析 （アルテラ販売代理店 にお問い合わせください。） |
Stratix Stratix GX |
ソフトウェア・サポート＆ツール
アルテラは、DDR SDRAM メモリ・インタフェース・デザイン・プロセスを支援するソフトウェア・サポートおよびツールを提供しています。
| 表 3. ソフトウェア・サポート＆ツール | |
| 機能 |
対象デバイス |
|---|---|
|
ラウンド・トリップ遅延カリキュレータ＆ユーザ・ガイド （アルテラ販売代理店 にお問い合わせください。） |
Stratix Cyclone |
| Stratix | |
|
Stratix I/O バッファ用 SPICE モデル |
Stratix |
|
Stratix GX I/O バッファの SPICE モデル |
Stratix GX |
|
ラウンド・トリップ遅延カリキュレータおよびユーザ・ガイド |
Stratix Stratix GX |
|
ALTDQS メガファンクション - DQS フェーズ・シフト回路（Quartus® II で利用可能）をインスタンス化する。 |
Stratix Stratix GX |
IP コアおよびリファレンス・デザイン
アルテラは、アルテラおよび AMPPSM（Altera Megafunction Partners Program）パートナが開発し、テストした完全にカスタマイズ可能な IP メガファンクション DDR SDRAM コントローラ・コア（IP MegaStorea™ ウェブ・サイトで入手可能）を提供しています。これらのメガファンクションにより、設計者は Quartus II ソフトウェア内から直感的なグラフィカル・ユーザ・インタフェース (GUI) を使用して、最新の半導体メモリ・テクノロジをFPGA デザインに素早く簡単に取り込むことができます。標準 IP コアを使用すれば、システムの基本ビルディング・ブロックの設計に費やす時間が短縮され、設計者はシステムの中核的機能に労力を集中できます。表 4 にアルテラおよび AMPP パートナが構築した DDR SDRAM IP コアとリファレンス・デザインを示します。
| 表 4. DDR SDRAM IP コア & リファレンス・デザイン | |||
| コントローラ名 |
無償評価版 |
ベンダ |
サポートされる デバイス・ファミリ |
|---|---|---|---|
|
DDR SDRAM コントローラ |
あり Denali MMAV 評価版 (1) を含む |
アルテラ |
Stratix Cyclone Stratix GX |
|
DDR SDRAM コントローラ |
あり |
Northwest Logic |
Stratix APEX™ 20KE APEX 20KC ACEX® |
|
DDR SDRAM コントローラ |
あり |
DCM Technologies |
Stratix |
注：
- MMAV = Memory models, advanced verification
- MMAV はアルテラの FPGA と外部メモリ間のボード・レベル・シミュレーション用のメモリ・モデラーです。
- Denali は、SRAM、DRAM、および Flash 用の 4,000 を超えるメモリ・コンポーネントに対応するシミュレーション・モデルを持っています。
- Denali はアルテラの顧客に対して特別に、MMAV 評価キットの無償提供と市販品の特価による販売を決定しています。Denali とアルテラのパートナシップに関する詳細は、Denali webサイト をご覧ください。
- PureView Memory Modeler AV User's Guide には、メモリ・インタフェースのデザイン検証に Denali モデルを使用する方法が記載されています。
デモ・ボード
アルテラはメモリ設計者が DDR SDRAM メモリ・インタフェースを実装し、テストするためのデモ・ボードを提供しています。表 5 に DDR メモリ・インタフェースに利用可能なデモ・ボードを示します。
| 表 5. DDR メモリ・インタフェースに利用可能なデモ・ボード | |
| デモ・ボード名 |
連絡先 |
|---|---|
| 400 Mbps DIMM サポート Stratix デモ・ボード | アルテラ販売代理店にお問い合わせください。 |
プレゼンテーション＆記事
表 6 にアルテラの DDR SDRAM メモリ・インタフェース・ソリューションに関するプレゼンテーションと記事へのリンクを示します。
| 表 6. プレゼンテーション＆記事 | ||
| タイトル |
リソースの種類 |
対象デバイス |
|---|---|---|
|
New Electronics の記事 |
Stratix Stratix GX Cyclone | |
|
Webcast |
Stratix Stratix GX | |
|
アルテラ FPGA との高速メモリ・インタフェースの実装 |
SOPC World 2003 のプレゼンテーション（近日発表） |
Stratix Stratix GX |
