Stratix GX デバイスの TriMatrix メモリ

Stratix® GX デバイスの特長である TriMatrix™ メモリ構造は、3 種類のサイズのエンベデッド RAM ブロックから構成されています。TriMatrix メモリには、512 ビットの M512 ブロック、4K ビットの M4K ブロック、512K ビットの M-RAM ブロックがあり、これらを構成して広範な機能をサポートすることができます。最大 3.4M ビットの RAM 容量と最大 4 テラビット／秒のデバイス・メモリ帯域幅を実現する TriMatrix メモリ構造により、Stratix GX デバイス・ファミリはメモリ消費量の多いアプリケーションに有効なソリューションとなっています。

TriMatrix メモリには各種メモリ構造があり、複雑なデザインに使用される多様なメモリ・ファンクションを実現することができます。小容量の M512 RAM ブロックは、メモリ帯域幅が重要となる FIFO（First-in First-out）機能やクロック・ドメイン・バッファリングに使用することができます。画期的な M-RAM ブロックはフィールド・プログラマブル・ゲート・アレイ（FPGA）の要件に対応し、IP パケット・バッファリングやシステム・キャッシュなどの大容量のバッファリングを必要とするアプリケーション向けです。M4K ブロックは、非同期通信モード（ATM）セル処理など、中容量のメモリを必要とする用途に最適です。図 1 および 2 に TriMatrix メモリ構造とその多様な用途を示します。

図 1. TriMatrix メモリ構造

図 2. TriMatrix メモリ・アプリケーション

広メモリ帯域幅と高集積度

Stratix GX デバイスのメモリ／ロジック比はが高く、これは面積効率の高い M-RAM ブロックによって実現されました。1 ブロックあたり 18 ビット幅のデータ・ポートを持つ小容量の M512 ブロックと、36 ビット幅のデータ・ポートを持つ M4K ブロックも重要な役割を果たしています。M512 ブロックおよび M4K ブロックは広い FPGA メモリ帯域幅を提供し、メモリ・リソースへの高いアクセス能力を必要とするアプリケーションに最適なデバイスになっています。

メモリ帯域幅は、メモリ・ブロックを通過できるデータ量の尺度であり、RAM ブロックのメモリ・データ・ポート幅と性能の積として定義されます。EP1SGX40D および EP1SGX40G デバイスの場合、データ・ポート数は 14,000 以上、各データ・ポートのデータ転送レートは 250 MHz 以上であるため、Stratix GX デバイスは 4 テラビット／秒以上の広い帯域幅を提供します（表 1 参照）。

注:

1. 外部メモリ・デバイス・インタフェースに関連する追加帯域幅の値は含まれていません。

高性能 TriMatrix メモリ構造の RAM ブロックには、以下の特長があります。

• 複雑なメモリ・ファンクションに適した全二重デュアル・ポート
• パリティ・ビット
• エンベデッド・シフト・レジスタ機能
• 異周波数でのアクセス
• バイト・イネーブルのサポート
• 異なるデータ・ポート幅のサポート
• 各 RAM ブロックのメモリ幅を設定可能（表 2 参照）

表 2. TriMatrixメモリの特長
メモリの特長	M512 ブロック 512 ビット + パリティ	M4K ブロック 4 Kビット + パリティ	M-RAM ブロック 512 Kビット + パリティ
最大性能	318 MHz (1)	291 MHz (2)	287 MHz (3)
全二重デュアル・ポート・メモリ
シンプル・デュアル・ポート・メモリ
シングル・ポート・メモリ
バイト・イネーブル
パリティ・ビット
シフト・レジスタ
異周波数でのアクセス
コンフィギュレーション	512 x 1 256 x 2 128 x 4 64 x 8 64 x 9 32 x 16 32 x 18	4K x 1 2K x 2 1K x 4 512 x 8 512 x 9 256 x 16 256 x 18 128 x 32 128 x 36	64K x 8 64K x 9 32K x 16 32K x 18 16K x 32 16K x 36 8K x 64 8K x 72 4K x 128 4K x 144

注：

1. コンフィギュレーション: シンプル・デュアル・ポート RAM 32 x 18 ビット と FIFO 32 x 18 ビット
2. コンフィギュレーション: シンプル・デュアル・ポート RAM 128 x 36 ビット、全二重デュアル・ポート RAM 128 x 18 bit、そして FIFO 128 x 36 ビット
3. コンフィギュレーション: 全二重デュアル・ポート RAM 32K x 9 ビット

関連リンク

• Stratix GX デバイス 外部メモリ・デバイス・インタフェイス
• Stratix GX デバイスの SRAM サポート
• Stratix GX デバイスの DRAM サポート
• メモリ・ソリューション・センター
• Chapter 3. Using TriMatrix Embedded Memory Blocks in Stratix & Stratix GX Devices, in Volume 2 of the New Stratix Handbook (Replaces AN 203)
• Chapter 12. Transitioning APEX Designs to Stratix Devices, in Volume 2 of the New Stratix Handbook (Replaces AN 206)
• AN 207: TriMatrix Memory Selection Using the Quartus II Software
• AN 210: Converting Memory from Asynchronous to Synchronous for Stratix & Stratix GX Designs
• For more information on the TriMatrix memory performance, download the Stratix GX Device Data Sheet