1 デバイスあたり最大 8個 のPLL(Phase-Locked Loop)と 40 のユニークなシステム・クロックを備えた Stratix® GX デバイスは、システム・タイミングに関する問題を処理する中央クロック・マネージャとして機能するように構築されています。Stratix GX デバイスは、スペクトラム拡散クロッキング、クロック切り換え、周波数合成、プログラマブル・フェーズ・シフト、プログラマブル遅延シフト、外部フィードバック、プログラマブル帯域幅など、これまではハイ・エンドのディスクリート PLL デバイスにしかなかった PLL 機能をチップ上に搭載した初めてのFPGAです。
また、Stratix GX デバイスには PLL リコンフィギュレーション機能もあり、デバイス全体のプログラミングをやり直すことなく、PLL 構成を変更することができます。システムとデバイスの性能を高める Stratix GX の PLL は、最新のクロック・インタフェース機能とクロック周波数合成機能を提供します。
図 1 に、Stratix GX の PLL のブロック図を示します。
図 1. Stratix GX の PLL のブロック図

アルテラの Stratix GX デバイスには、エンハンスト PLL と高速 PLL の 2 種類の汎用 PLL が搭載されています。エンハンスト PLL は、豊富な機能を備えた汎用 PLL で、外部フィードバック、クロック切り換え、PLL リコンフィギュレーション、スペクトラム拡散クロッキング、プログラマブル帯域幅などの最新機能をサポートしています。高速 PLL は、高速差動 I/O 向けに最適化された PLL で、汎用の PLL クロッキングに使用することができます。表 1 に、Stratix GX デバイスに使用されているエンハンスト PLL と高速 PLL の機能を示します。
| 表 1. Stratix GX の PLL の機能 | ||
| 機能 |
エンハンスト PLL
|
高速 PLL
|
| 入力周波数範囲 |
3 - 462 MHz
|
30 - 644.5 MHz
|
| 出力周波数範囲 |
1.2 - 462 MHz
|
9 - 644.5 MHz
|
| プログラマブル・フェーズ・シフト |
160 ps
|
160 ps
|
| プログラマブル遅延シフト | 250-ps インクリメント(1) | |
| クロック切り換え(クロック・スイッチ・オーバー) | ||
| PLL リコンフィギュレーション | ||
| プログラマブル帯域幅 | ||
| スペクトラム拡散クロッキング | ||
| 専用外部差動・クロック出力の数 | 8 (2) | (3) |
| フィードバック・クロック入力の数 | 4 (4) | |
| 1 デバイスあたりの PLL の数 (5) | 最大 4つ | 最大 4つ |
- 任意の 2 つの出力間において -3.0ns~+3.0ns の範囲で 250ps インクリメント。
- すべての Stratix GX デバイスは、8 つの外部シングル・エンド出力部または 4 つの外部差動出力部を備えたエンハンスト PLL を 2 つ搭載しています。また、EP1SGX40 デバイスは、外部シングル・エンド出力部を 1 つ備えたエンハンスト PLL を 2 つ搭載しています。
- すべての Stratix GX デバイスは、外部シングル・エンド入力部または外部差動フィードバック入力部を 1 つ備えたエンハンスト PLL を 2 つ搭載しています。
- 高速 PLL は、高速差動 I/O ピンを介して差動・クロックをドライブします。
- Stratix GX は、各トランシーバ・ブロック中に専用のPLLをクロック・データ・リカバリ用に搭載しています。詳細は、Stratix GX ギガビット・トランシーバ・ブロック ページをご覧下さい。
システム・レベルのクロック管理
各 Stratix デバイスには、基板レベルでのシステム・タイミングを管理するための専用出力部を備えた PLL が 2 つ搭載されています。合計で最大 16 のシングル・エンド出力部または最大 8 つの差動出力部があります。これらの出力部を使用すれば、システム内部の他のデバイスにクロックを供給することができるため、基板上に他のクロック・ソースを用意する必要はありません。Stratix の PLL が備えているプログラマブル・フェーズ・シフト、外部フィードバック、遅延などの機能を組み合わせれば、基板レベルのスキューや遅延を補正することができます。
クロック・ネットワーク
各 Stratix デバイスは、最大 16個 の高性能かつ低スキューのグローバル・クロックを搭載しており、高性能ファンクションやグローバル制御ライン用のクロックとして使用することができます。さらに、ローカル・クロック(リージョナル・クロック)を 1 領域あたり 6つ使用できるため、どの領域でもクロックの合計数が 22本 に増加します。豊富な PLL と緊密に結合されたこの高速クロック・ライン網によって、どんなに複雑なデザインでも、最高の性能と最小限のクロック・スキューで動作できます。
