Stratix GX デバイスの Termination ソリューション

システム速度とクロック・レートが増加に伴い、デジタル・デザインではシグナル・インテグリティが非常に重要となっています。シグナル・インテグリティを向上させるには、シングルエンド信号と差動信号の両方を適切に終端する必要があります。終端はボード上の外部終端抵抗またはOn-Chip Terminationテクノロジで実装できます。図 1 は終端しない場合と On-Chip Terminationテクノロジを使用した場合のシグナル・インテグリティを比較しています。

表 1. Stratix GX On-Chip Terminationによるシグナル・インテグリティの向上

表1に示すように、アルテラのStratix GX デバイスはOn-Chipおよび外部終端のどちらもサポートします。

On-Chip & Off-Chip Terminationの利点

On-Chip Termination機能はPCB(printed circuit board)上の外部抵抗の部品点数を最小化することによってボード設計を簡素化します。表2に、On-Chip Terminationテクノロジの利点を示します。

外部抵抗を使用した外付け終端では、より優れた許容差を達成できるため、インピーダンス許容範囲がよりきつい条件のデザインに推奨されます。アルテラは外部終端デザイン・キットを提供し、シミュレーションやテスト結果に加えて、低コスト、小面積な抵抗パック、ボード図およびレイアウト例などの推奨を紹介しています。図 2 に外部抵抗パックを使用した外付け終端の実装方法を示します。

図2. 抵抗パックを使用したOff-ChipTermination

直列終端

On-Chip Terminationテクノロジは、LVTTL、LVCMOS、SSTL-18、および SSTL-2 シングルエンド I/O 規格用の内蔵直列終端をサポートしています (表 2 参照)。On-Chip Terminationは出力信号に適用され、伝送ラインのインピーダンスをマッチングさせます（通常、25 または50）。この終端はさまざまな汎用アプリケーションやダブル・データ・レート (DDR) SDRAM メモリへのインタフェースに使用することができます。

並列終端

Stratix GX デバイスでは並列終端は外部抵抗でサポートします。アルテラは外部終端デザイン・キットを提供し、シミュレーションやテスト結果に加えて、低コスト、小面積な抵抗パック、ボード図およびレイアウト例などの推奨を紹介しています。

差動終端

差動終端は、SPI-4.2、SFI-4、XSBI、RapidIO™、HyperTransport、NPSI、UTOPIA IV 規格などの高速インタフェース・プロトコルのサポートが必要なシステム・アプリケーションで使用されます。

Stratix GX デバイスでは、LVDS および HyperTransport™ 入力内蔵差動終端をサポートしています。図 3 では、内蔵終端抵抗 R_D の値が 100 になります。

図 3. On-Chip 差動Termination

トランシーバ終端

Stratix GXデバイスは送信側および受信側バッファの両方のトランシーバにおいて内蔵on-chip terminationをサポートしています。この終端はシグナル・インテグリティを改善し、1.5-V PCML 標準I/O規格のサポートを提供します。設計者は差動インピーダンスをそれぞれ100、120、あるいは140とすることが可能です。詳細につきましてはtransceiver technical detailsのページをご参照下さい。

関連リンク

• AN 336: StratixおよびStratix GXにおける直列/並列の外部終端について
• ボード・デザイン・ソリューション・センター
• パラレル I/O テクノロジ・センター
• Stratix & Stratix GXにおけるon-chip termination(チップ内終端)について