ネットワーク機器の設計者は、システム内のチップ間でのシームレスな通信を要求します。一般的な 2 つの問題は、コンポーネント間でのプロトコルのミスマッチとデータ・パスへのカスタム機能の実装です。バックプレーンまたはチップ間通信など、異なるタイプのデータ転送トポロジに対してさまざまな専用プロトコルがあります。Stratix® GX デバイスは多様な高速通信プロトコルをブリッジし、付加価値の高いカスタム機能に完全に対応するように構築されました。以下の 2 つのブリッジ例は、標準およびカスタム・バックプレーン・インタフェースとの互換性を確保したStratix GX トランシーバ・ブロックの多様性を示しています。Stratix GX トランシーバ・ブロックの詳細については、Stratix GX トランシーバのページをご覧ください。
10 ギガビット・イーサネット XAUI to SPI-4.2 ブリッジ
XAUI (10-Gbps Attachment Unit Interface) を使用したバックプレーンおよびチップ間通信での高速シリアル・リンクが急速に普及しています。チップ間搬送クロック同期型インタフェース SPI-4.2（SPI-4 Phase 2 および POS-PHY Level 4 とも呼ばれます）も人気があり、NPSI (Network Packet Switching Interface) など、急増するインタフェース用のテンプレートとして使用されています。
図 1 は、Stratix GX デバイスを使用して XAUI と SPI4.2 の間で通信をブリッジしながら、データ・パスへのカスタム・ロジックの実装を可能にする方法を示した図です。この例では、バックプレーンから Stratix GX デバイスへの 4 本のシリアル・リンクがそれぞれ 3.125 Gbps で接続していることを示しています。Stratix GX デバイスは、 3.125 Gbps で動作する最大 20 本のシリアル・リンクをサポートできるので、この種のアプリケーションに最適です。さらに、Stratix GX プログラマブル・ロジックをカスタマイズして、トラフィック管理、キュー管理、統計メータリング、および制御機能を実装することができます。また、Stratix GX デバイスの搬送クロック同期型 I/O ブロックは、DPA との 16 ビット LVDS SPI-4.2 インタフェースの実装に使用できます。
Stratix GX デバイスでの XAUI の実装の詳細については、Stratix GX トランシーバ・プロトコルのページをご覧ください。
Stratix GX デバイスでの DPA 付き SPI-4.2 の実装の詳細については、Stratix GX 搬送クロック同期型プロトコルのページをご覧ください。
図 1. Stratix GX デバイスによる XAUI to SPI-4.2 ブリッジ・アプリケーション
SONET/SDH スクランブル・バックプレーン to SPI-4.2
SONET/SDH スクランブル・バックプレーン to SPI-4.2 プロトコルへのブリッジは、OC-192/STM-64 SONET/SDH システムで必要なもう 1 つの人気の高いソリューションです。これらのシステムは、通常、スクランブル・コーディング手法を使用してバックプレーン上でデータを送信します。上記の XAUI を使用した例と同様、図 2 は Stratix GX デバイスがバックプレーンと SPI-4.2 間の通信をブリッジして、データ・パスのカスタム・ロジックを実装する方法のダイアグラムを示します。 Stratix GX デバイスは、8および16ビットの8B/10B、のSERDES 因子を回避する能力、およびエンベデッド A1A2 およびA1A1A2A2パターン検知を含むSONET/SDH バックプレーン・インプリメンテーションを可能にするためにいくつかの特長を提供します。
Stratix GX トランシーバ、スクランブルされたコーディング方式を含むブロックの詳細については、Stratix GX トランシーバのページをご覧ください。
Stratix GX デバイスでの SPI-4 の実装の詳細については、Stratix GX 搬送クロック同期型プロトコルのページをご覧ください。
図 2. Stratix GX デバイスによる SONET スクランブル・バックプレーン to SPI-4.2 アプリケーション
