次世代のシステムを設計する時、高い生産性と低いリスクであらゆるデザインの実装を可能にした FPGA によって作業がどれだけスムーズになるか想像してください。
アルテラの新しい ハイエンド FPGA である Stratix® III デバイス・ファミリは、業界一の性能と集積度を 最小の消費電力にて提供する 65nm デバイスです。 Stratix III FPGA は、次世代基地局、ネットワーク・インフラストラクチャ、および高度な画像処理に必要な高性能かつ高度に統合された機能を提供します。さらに、Stratix III FPGA の性能、使用率、コンパイル時間に関する優位性は、デザイン･サイズが大きいほど向上します。
アルテラの革新的なカスタム・ロジック・ソリューションにより、必要な機能を搭載したデバイスを必要な時に入手できます。さらに、次世代システムを設計するのに必要なコラボレーションやサポートも提供します。
図 1. Stratix II アーキテクチャ上に構築された Stratix III FPGA
最小の消費電力にて提供するハイエンド 65nm FPGA
Stratix III FPGA ファミリを設計するにあたり、アルテラの製品開発エンジニアは、 Stratix II FPGA アーキテクチャをベースに取り組みました。続いて、当社の 50社を超える主要顧客企業のトップクラスの技術者との共同作業を通じて、次世代システム向けの最先端 FPGA アーキテクチャの定義、設計、開発を行いました。
その結果、 Stratix III 65nm FPGAは、スタティックおよびダイナミック消費電力を可能な限り低く抑えながら（前世代の FPGA から最大 50 ％低減）高い性能を実現する、下記の機能を内蔵しています。
- プログラマブル・パワー・テクノロジ
- 選択可能なコア電圧（0.9 V または 1.1 V）
- プロセスおよび回路テクノロジ
- Quartus® II PowerPlay 消費電力最適化テクノロジ
Stratix III デバイスは、業界で最高クラスのシグナル・インテグリティを誇る高速 I/O を搭載した、高速のコア性能 FPGA として設計されました。また、このデバイスは、DDR3 を 533 MHz で実装できる唯一の FPGA です。この性能向上は以下の実装によって達成されています。
- 信号処理アルゴリズムの実装を容易にする拡張されたDSP ブロック
- 最適化された内部メモリ
- 高性能 外部メモリ・インタフェース
- 拡張された配線アーキテクチャ
- 最新の外部メモリ標準規格をサポートするI/O の柔軟性
最適な価格と性能の選択肢を提供
デザイン・アプリケーションの性能と価格設定のバランスを最適に保てるように、アルテラの Stratix III FPGA は 2つのバリエーションで提供され、それぞれロジックが豊富なアプリケーション、DSP とメモリが豊富なアプリケーション、およびトランシーバ・ベースのアプリケーション用に最適化されています。
- Stratix III L デバイスは、ロジックが豊富なアプリケーションを対象にしています。
- Stratix III E デバイスは、DSP とメモリが豊富なアプリケーションを対象にしています。
HardCopy® ASIC は、 Stratix III 高集積ロジックから低コスト、高性能、大量生産へのリスクを伴わない移行パスを提供します。
先進的なプロセス・テクノロジ
アルテラと、長期にわたるファブ・パートナである Taiwan Semiconductor Manufacturing Company, Ltd （TSMC）では、 2003年から 65nm プロセス・テクノロジに取り組んでいます。アルテラでは過去 3年以上の間複数のテストチップを開発し、 Stratix III FPGA アーキテクチャが最新の 65nm テクノロジに基づいて予定どおりに量産出荷できることを確認してきました。
さらなる性能向上と開発期間の短縮
アルテラの Quartus II ソフトウェアは、開発時間を短縮しながらデザイン要件を満足する、あるいはそれ以上の高性能、低消費電力、および高いシグナル・インテグリティを達成するのに不可欠な開発および生産性ツールを提供します。
- TimeQuest タイミング・アナライザ は、業界標準 SDC （ Synopsys Design Constraint ）ベースのタイミング解析手法をサポートし、タイミング・クロージャをより迅速に実現します。
- インクリメンタル・コンパイル は、チーム・ベース・デザインをサポートし、性能を維持しつつデザインの変更や修正に伴うコンパイルの繰り返し作業を高速化します。
- PowerPlay 電力解析と最適化テクノロジ は、消費電力最適化の自動化を提供し、デザイン・コンセプトの段階からデザイン実装までの消費電力を管理します。
- 4つのステージのシグナル・インテグリティ解析 - 最良のデザイン性能を提供します。
- ASIC の協調設計により、Statix III FPGA と HardCopy ASIC 間のシームレスな移行をサポートします。
関連リンク
- Stratix III デバイス・ファミリ概要
- Stratix III のオンライン・セミナーを視聴（詳細情報をセミナー形式で提供）
- Stratix III の高い性能と Quartus II で提供する生産性向上に関するウェブキャスト
- Stratix III オンライン・セミナー：プログラマブル・パワー・テクノロジとセレクタブル・コア電圧
- Quartus II を使用したStratix III FPGA の設計手法
- プログラマブル・パワー・テクノロジを活用してデザインを低消費電力化
