Stratix III デバイスの ターミネーション（終端）ソリューション

デバイスのスイッチングが高速化することに伴い、シグナル・インテグリティが重要になってきます。Stratix® III FPGA は高度なオンチップ・ターミネーション（OCT: チップ内終端） テクノロジを提供しており、シグナル・インテグリティを向上させ、プリント基板 （PCB） デザインを簡素化します。

• 革新的な、ダイナミックに制御される オンチップ・ターミネーション （ダイナミック OCT）
• すべての I/O バンクによる OCT サポート
• 直列、並列、および差動 OCT をサポート
• すべての新しいデジタル自動キャリブレーション回路

ダイナミック OCT

Stratix III FPGA は、ダイナミック OCT を提供する最初で唯一の FPGA です。ダイナミック OCT により、データ転送中に直列終端（R_S）と並列終端（R_Ｔ）をダイナミックにオン／オフすることができます。この機能は、ダブル・データ・レート（DDR）メモリへのインタフェースなど、Stratix III FPGA を外部メモリ・インタフェースと共に使用する場合に特に有効です。

直列終端と並列終端は、インタフェースのリードおよびライト・サイクルに応じてオン／オフされます。ライト・サイクル中は、ライン・インピーダンスをマッチングさせるために、R_S がオンになって R_Ｔ はオフになります。リード・サイクル中は、Stratix III FPGA がバスの遠端終端を実装するため、R_S はオフになって R_Ｔ がオンになります。図 1 を参照してください。

図 1. メモリ・インタフェースに対するダイナミック OCT

デジタル・キャリブレーション回路

Stratix III FPGA のすべての I/O ピンで提供される新しいデジタル・キャリブレーション回路により、OCT 抵抗のインピーダンス値を高い精度で制御することができます。

• すべての I/O バンクで自動キャリブレーションによる OCT をサポート
• 温度や電圧の変動によるインピーダンスの変化を補償
• 直列および並列 OCT に対する高精度のインピーダンス制御を提供
• キャリブレーションはデバイス動作中にユーザ制御信号でイネーブルするか、デバイスのコンフィギュレーション中にデフォルトで実行可能
• リファレンスとして、ボード上でプルアップまたはプルダウン外部抵抗が必要

直列終端

Stratix III FPGA は、LVTTL、LVCMOS、および SSTL シングルエンド I/O 規格に対して直列 OCT をサポートしています。直列 OCT は出力信号に適用され、伝送ラインのインピーダンスをマッチングさせます（通常 25Ωまたは50Ω）。この終端はさまざまな汎用アプリケーションやDDR SDRAM メモリなどの外部メモリへのインタフェースに使用することができます。Stratix III FPGA の直列終端はダイナミック OCT をサポートしており、双方向インタフェースで有効です （図 2 参照）。

図 2. Stratix III の直列オンチップ・ターミネーション

並列終端

Stratix III FPGA は並列 OCT をサポートしています。並列 OCT は、HSTL や SSTL などの標準 I/O 規格が使用される外部メモリへのインタフェースで非常に有効です。Stratix III FPGA の並列終端はダイナミック OCT をサポートしており、双方向インタフェースで有効です（図 3 参照）。

図 3. Stratix III の並列オンチップ・ターミネーション

差動終端

Stratix III FPGA は、LVDS などの高速差動信号に対して入力差動 OCT をサポートしています （図 4 参照）。

図 4. 差動オンチップ・ターミネーション

OCT に加えて、Stratix III FPGA は表 2 の外部終端方法をサポートしています。

図 2. ターミネーション・ソリューション・サポート
終端の種類	オンチップ	外部
直列
並列
差動

関連リンク

• パラレル I/O テクノロジ・センタ
• メモリ・ソリューション・センタ