Stratix® III FPGA は、デジタル信号処理 (DSP) システム要件に対応する優れたソリューションです。DSP プロセッサと比較した場合、Stratix III FPGA は以下を提供します。
- 優れた DSP 性能
- 低コスト
- より低い消費電力
- ボード・スペースの削減
- 優れたプラットフォーム拡張性
表 1 の情報は、1個の Stratix III FPGA で何個の DSP プロセッサを置き換えることができるかを示しています。
| 表 1. Stratix III FPGA と最高性能の DSP プロセッサの比較 | ||
| デバイス・タイプ | Stratix III EP3SL70 | TI C64x |
|---|---|---|
| クロック周波数 | 300 MHz | 1 GHz |
| デバイス数 | 1 | 10 |
| 合計 GMACS | 86 | 80 |
| 全体の消費電力 | 最大 3 ワット | 最大 10～15 ワット |
| ボードの総面積 | 最大 1.225 mm2 | 最大 5,000 mm2 |
| 総コスト | $400 (1 x $400 @ 1,000 ユニット) |
$3000 (10 x $300 @ 1,000 ユニット) |
Stratix III FPGA を用いた DSP コプロセッシング
Stratix III FPGA は、高い DSP スループットを必要とする完全な DSP システムを実装するのに使用でき、FPGA コプロセッサとしても使用可能です。コプロセッサ・アプリケーションとして、Stratix III デバイスは、DSP アプリケーションでコプロセッサがなければホスト・プロセッサの処理能力の大半を消費してシステム全体の性能低下を招く、性能重視の DSP ファンクションを高速化します。
Stratix III FPGA は、コプロセッサとして使用する場合、ホスト・プロセッサの代わりに MIMO（multiple-input multiple-output）処理、マルチユーザ検出、エコー・キャンセレーション、相関器のような複雑な計算を実行することによって、全体的なシステム性能を高めることができます。
アルテラは、Stratix III FPGA に DSP デザインを実装するための幅広いサポート・サービス、ツール、および開発プラットフォームを提供します。Ｔhe MathWorks 社の業界最先端の MATLAB および Simulink ツールをベースにした、アルテラのデータ・フロー・アーキテクチャ開発ツールである DSP Builder を使用することで、Stratix III デバイスをユーザ定義の FPGA コプロセッサに素早く開発できます。
キャプチャされたコプロセッサ・アーキテクチャは、自動的にアルテラの Stratix III FPGA に実装するか、またはアルテラの SOPC Builder システム開発ツールにエクスポートして、さらに全体のシステム・アーキテクチャに統合することができます。
アルテラは、デザイン・サイクルのプロトタイプ作成段階においてハードウェアでの DSP システムの検証に使用できる DSP 開発キットも提供しています。
プラットフォームのスケーラビリティ
Stratix III FPGA は、小規模デバイスから大規模デバイスへのバーティカル・パッケージ・マイグレーションをサポートしています。これによって、1つのボード・デザインを小規模な Stratix III FPGA (EP3SE50) から、ほぼ 500 GMACS/sec のスループットを持つ、業界で最高性能の DSP 処理用 FPGA である EP3SE110 に拡大することができます。Stratix III FPGA ファミリは並列処理機能を備えているため、このスケーラビリティの範囲が可能です。 表 2 に、小規模な Stratix III FPGA で可能な DSP 性能を示します。
| 表 2. Stratix III DSP ブロックの並列処理性能 | |
| デバイス・タイプ | Stratix III EP3SE50 |
|---|---|
| 18 x 18 マルチプライヤの総数 | 384 |
| 最大クロック周波数 | 550 MHz |
| 最大性能 | 384 マルチプライヤ * 550 MHz = 211 GMACS |
Stratix III FPGA は、ビデオおよび画像処理、高速デジタル通信、およびその他の高性能デジタル信号処理 (DSP) アプリケーションに最適です。アルテラの Stratix III FPGAの最適化された DSP ブロックは、TriMatrix メモリおよびアダプティブ・ロジック・モジュール (ALM) と結合して、業界最高の DSP 性能を引き出しています。
Stratix III デバイスの DSP スループットは、ほぼ 500 GMACS（giga multiply-accumulate operations per second）であり、入手可能なシングル・チップ DSP プロセッサよりも桁違いに高く、表 3 に示す新しい標準規格およびプロトコルの要求事項を容易に満たします。
| 表 3. Stratix III DSP ブロックを使用して実装可能な DSP アプリケーション | |||
| アプリケーション | 軍用アプリケーション | 画像／ビデオ処理 | コミュニケーション |
|---|---|---|---|
| レーダー／ソナー | 放送および医療機器 | ワイヤレス | |
| アルゴリズムと機能 |
|
|
|
| 標準規格とプロトコル | - |
|
|
DSP ブロックの詳細
Stratix III の DSP ブロックは、多数のアプリケーションにわたって最適化された処理を提供する、優れたプログラマビリティを備えた高性能シリコン・アーキテクチャです。各 DSP ブロックは、8 個の 18 x 18 マルチプライヤ、ならびに標準的な DSP アルゴリズムにしばしば要求されるレジスタ、加算器、減算器、乗算累積器、および加算ユニットを提供します。DSP ブロックは、完全に可変のビット幅、およびさまざまな丸めモードおよび飽和モードをサポートしており、アプリケーションの厳密な要件を効率的に満たします。
図 1. DSP ブロック・アーキテクチャ
表 4 に Stratix III FPGA 向けの DSP リソースを示します。
| 表 4. Stratix III FPGA の DSP リソース | |||||||
| Stratix III ファミリのタイプ | デバイス | マルチプライヤ数 | |||||
|---|---|---|---|---|---|---|---|
| 9 x 9 | 12 x 1212 | 18 x 1818 | 36 x 3636 | 18 x 18 複素数 | 18 x 18 マルチプライヤの総数 |
||
| Stratix III L | EP3SL50 | 216 | 162 | 108 | 54 | 54 | 216 |
| EP3SL70 | 288 | 216 | 144 | 72 | 72 | 288 | |
| EP3SL110 | 288 | 216 | 144 | 72 | 72 | 288 | |
| EP3SL150 | 384 | 288 | 192 | 96 | 96 | 384 | |
| EP3SL200 | 576 | 432 | 288 | 144 | 144 | 576 | |
| EP3SL340 | 576 | 432 | 288 | 144 | 144 | 576 | |
| Stratix III E | EP3SE50 | 384 | 288 | 192 | 96 | 96 | 384 |
| EP3SE80 | 672 | 504 | 336 | 168 | 168 | 672 | |
| EP3SE110 | 896 | 672 | 448 | 224 | 224 | 896 | |
| EP3SE260 | 768 | 576 | 384 | 192 | 192 | 768 | |
前世代の Stratix デバイスと同様に、Quartus® II ソフトウェアは引き続き、HDL および DSP 固有の開発ツールおよびライブラリから Stratix III ALM ファブリック、TriMatrix メモリ、および DSP ブロックへの DSP アルゴリズムの最適なマッピングを提供しています。
競合 FPGA と比較した、Stratix III FPGA の DSP 性能アドバンテージ
関連リンク
- DSP IP (Intellectual Property) コア
- Stratix II DSP 開発キット
- DSP パフォーマンス・センタ
- DSP アプリケーション用 FPGA コプロセッサ
- DSP Builder
