Stratix III—業界最大の FPGA

アルテラの Stratix® III FPGA は、業界でもっとも高集積かつ高性能なFPGA です。

• かつてない規模のシステム・デザインを搭載可能のStratix III FPGA は、競合 FPGA よりも低コストです。Stratix III ファミリ最大のメンバである EP3SL340 デバイスは、338,000 相当のロジック・エレメント（LE）、17M ビットを超えるオン・チップ・メモリ、576 個のエンベデッド 18x18 乗算器、および最大 1,056 本のユーザ I/O ピンを搭載可能です。このデバイスは他のいかなる FPGA よりも、17%以上多いロジックと 66% 以上多い専用メモリを搭載しています。
• DSP を多用するアプリケーションの場合、EP3SE110 デバイスは最大 896 個のエンベデッド 18x18 乗算器、約 500 GMAC/s、および他のいかなる FPGA より 75% 以上多くの DSP リソースを提供します。

これら Stratix III FPGA の集積度に関するすべての利点は、複雑なデザインに対して最高水準の生産性を提供するように最適化された Quartus® II デザイン・ソフトウェア で活用することができます。

ロジック集積度の優位性

Stratix III FPGA の基本ロジック構造は、アダプティブ・ロジック・モジュール（ALM）です。Virtex-5 FPGA の基本ロジック構造は LUT-FF ペアと呼ばれています。公正な比較を行うために、Synplify Pro ソフトウェア・バージョン 8.6.1、Quartus II ソフトウェア・バージョン 6.0、および ISE ソフトウェア・バージョン 8.2i サービス・パック 1 を使用して、70 以上のカスタマ・デザインに対しベンチマーク解析を実行しました。解析は性能を固定し、実装面積を最適化して実施したものです。図 1 に結果を示します。

図 1. Stratix III ALM と Virtex-5 LUT-FF ペアのロジック集積度ベンチマーク

平均で 1 個の Stratix III ALM は、1.85個の Virtex-5 LUT-FF ペアと同等です。したがって、Stratix III EP3SL340 デバイス（135,000 個の ALM を搭載）は、Virtex-5 XC5VLX330（207,360 組の LUT-FF ペアを搭載）に比べて、17% 多いロジックを搭載しています。

Quartus II は最高水準の生産性を実現

Quartus II デザイン・ソフトウェアは、SOPC Builder システム・レベル・デザイン・ツール、インクリメンタル・コンパイル、チームベース・デザイン環境、ASICの世界で業界標準となっている TimeQuest タイミングアナライザ、PowerPlay 消費電力解析/最適化ツールなど、多くの最新機能を備えており、これらの機能が連携して動作し、複雑なシステム・レベルのデザインの簡略化と高速化を実現します。

冗長性により歩留まり率と供給状況の改善

アルテラの特許取得済み冗長技術を使用して、Stratix III デバイスの冗長カラムを有効化することにより、カラムの欠陥を容易に修復することができます。この独自の冗長技術により、初期段階の歩留まりに敏感な新しいプロセスによる Stratix III FPGA など、アルテラの集積度の高いデバイスを高い信頼性の下で製造することが可能です。場合によっては、この技術で歩留まり率を5倍以上に向上させることが可能です。

設計者への利点

アルテラは、長年にわたり高集積 FPGA のスケジュール通りの納品と量産において優れた実績を上げてきました。Stratix III FPGA は、高集積デザインで最高の生産性と最小のリスクを実現しており、ASIC のプロトタイプ作成をはじめとするさまざまなアプリケーションに最適です。

業界最高集積度の FPGA を使用することで、より少ない FPGA で完全な ASIC をエミュレートでき、性能を向上させてエミュレーション・ボードが複雑にならないようにすることが可能です。そしてアルテラの HardCopy® ASIC に移行するだけで、量産デザインでのさらなるコスト削減を達成できます。

Stratix III FPGA の利点に関する詳細は、表1をご覧ください。