Stratix® III FPGA は、アルテラの革新的な アダプティブ・ロジック・モジュール (ALM) ロジック構造 ( 図 1 を参照 ) を利用して、かつてない最も 効率的なロジック・ファブリックを提供します。
図 1. Stratix III デバイスの ALM

Stratix III デバイスの ALM ごとに、 8 本の入力を持つ分割可能なルック・アップ・テーブル ( LUT ) 、 2 個の専用エンベデッド加算器、 2 個の専用レジスタ、および追加のロジック拡張機能があります。これらの機能により、 ALM は一部の 7 入力 LUT ベース・ファンクション、すべての 6 入力ロジック・ファンクション、および 5 入力以下の LUT サイズから成る 2 つの独立したファンクション ( 例えば 2 つの独立した 4 入力 LUT) を実装することができます。
図 2 に、 1 個の ALM でサポート可能な LUT コンフィギュレーションを示し、表 1 で各 ALM コンフィギュレーションについて説明します。
図 2. Stratix III デバイスの ALM の分割機能

| 表 1. Stratix III デバイスの ALM コンフィギュレーション | |
| コンフィギュレーション | 説明 |
|---|---|
|
1個の Stratix III ALM で、任意の 6入力ロジック・ファンクションをサポートできます。 |
![]() |
1個の Stratix III ALM で、2つの独立した 4入力、またはそれより小さい LUT を実装するようにコンフィギュレーションできます。 |
|
1個の Stratix III ALM で、1つの 5入力 LUT と 1つの 3入力 LUT を実装するようにコンフィギュレーションできます。2つの LUT の入力はそれぞれ独立しています。3-LUT を使用して、入力が 3つ以下の任意のロジック・ファンクションを実装できます。したがって、5入力 LUT と 2入力 LUT の組み合わせも可能です。 |
|
1個の Stratix III ALM で、1つの 5入力 LUT と 1つの 4入力 LUT を実装するようにコンフィギュレーションできます。 いずれかの入力を 2つの LUT 間で共有させる必要があります。5入力 LUT には最大4つの独立した入力があります。4入力 LUT には最大 3個の独立した入力があります。LUT 間での入力の共有は FPGA デザインではきわめて一般的であり、Quartus® II ソフトウェアはこの方法で構造化されたロジック・ファンクションを自動検出します。 |
|
1個の Stratix III ALM で、2つの 5入力 LUT を実装するようにコンフィギュレーションできます。LUT 間の入力のうち 2つは共通で、各 5入力 LUT に対して最大 3つの独立した入力が許容されます。 |
|
2つの 6入力ファンクションが同じロジック動作と 4つの共有入力を持つ場合、2つの 6入力ファンクションは 1個の Stratix III ALM に実装できます。 |
|
拡張モードの 1個の Stratix III ALM で、7入力ファンクションのサブセットを実装できます。 Quartus II ソフトウェアは、該当する 7入力ファンクションを自動的に認識し、ALM に適合させます。 |
表2では、Stratix III FPGA に関する追加情報を提供します。
| 表 2. Stratix III FGPA に関する詳細 | |
| トピック | 説明 |
|---|---|
| Stratix III と Virtex-5 | Stratix III - 世界最速の FPGA |
| Stratix III - 世界最大の FPGA | |
| Stratix III と Virtex-5 のロジック効率 | |
| ホワイトペーパー |
Stratix III FPGAs vs. Xilinx Virtex-5 Devices: Architecture and Performance Comparison (PDF) |
| テクニカルペーパー | The Stratix II Logic and Routing Architecture (PDF) |
| Improving FPGA Performance & Area Using an Adaptive Logic Module (PDF) | |
| Fracturable FPGA Logic Elements (PDF) | |
| アーキテクチャ | Stratix III デバイス・ファミリ アーキテクチャ |

