Stratix® III FPGA のコア・ファブリックは、アダプティブ・ロジック・モジュール（ALM）（図1参照）と呼ばれる革新的なロジック・ユニットから構築されています。ALM は、MultiTrack インタコネクト配線アーキテクチャを通じて高速ロジック、演算、レジスタ機能をStratix III デバイスに実装します。
Adaptive Logic Module
各 ALM には、分割可能なロジック構造 を持つ 8 つの入力があり、以下の能力を提供します。
- フル 6 入力ルック・アップ・テーブル（LUT）または特定の 7入力 LUT
- より小さな LUT サイズの複数の組み合わせで構成される 2つの独立した出力による、効率的なロジック・パッキング
- 複雑な論理演算を追加リソースなしで実装
図 1. Stratix III デバイスの ALM
表 1 に、Stratix III デバイスの ALM の特長および利点を示します。
| 表 1. Stratix III デバイスの ALM の特長および利点 | |
|
ALM ごとに利用できるリソース |
利点 |
|---|---|
| 8入力のフラクチャラブル LUT |
|
| 2個のエンベデッド加算器 |
|
| 2個のレジスタ |
|
| 2つの出力 |
|
| MLAB |
|
MultiTrack インタコネクト
Stratix III FPGA においても、これまでの Stratix FPGA シリーズ同様 MultiTrack インタコネクト・テクノロジを採用しています。これは、デザイン・ブロック内およびデザイン・ブロック間の通信に使用される、異なる配線長による性能が最適化された配線構造です。
図 2 に示す MultiTrack インタコネクト・テクノロジは、アルテラの Stratix FPGA シリーズで使用されており、以下の特長を備えています。
- 最大 5倍のロジックをシングル・ホップで提供し、競合デバイスと比較して、業界最高の接続性を実現
- 少数の接続で周囲の LAB へのアクセス能力を高めることにより、性能を向上させると共に消費電力を低減
- 領域の密集を防ぎ、ロジック・パッキングを改善
図 2. Stratix FPGA シリーズ MultiTrack インタコネクト接続
Stratix III アーキテクチャの利点
分割可能な LUT、2個の全加算器、2個のレジスタ、および追加のロジック強化機能により、ALM を 2つの独立した LUT に分割して、効率を最大化することができます。これによって、Stratix III は浪費ロジックのない、最速 かつ 最大 の FPGA となります。以下に Stratix III の利点を示します。
- 前世代の Stratix II FPGA よりも速度が 35％向上
- 最も近い競合のロジック・セル構造よりも 25%高速、かつロジック実装効率が 80％高い。それにより、より多くのロジックをより小型で安価なデバイスに集積してコストを削減
- Quartus II ソフトウェアと完全に統合され、ALM 内の分割可能な 8入力 LUT と MultiTrack インタコネクト・アーキテクチャを最適に利用し、容易かつ高い信頼性をもってタイミング・クロージャに対応することにより生産性を向上
表2では、Stratix III FPGA に関する詳細情報を提供します。
|
表 2. Stratix III FPGA に関する詳細 |
|
|
トピック |
説明 |
|
Stratix III と Virtex-5 |
Stratix III － 世界最高速の FPGA |
| Stratix III － 業界最大の FPGA | |
| Stratix III と Virtex-5 のロジック効率 | |
|
ホワイトペーパー |
Stratix III プログラマブル・パワー（PDF） |
|
技術資料 |
The Stratix II Logic and Routing Architecture（PDF） (Stratix III 基本構造) |
| Improving FPGA Performance and Area Using an Adaptive Logic Module （PDF） | |
| Fracturable FPGA Logic Elements （PDF） | |
|
アーキテクチャ |
|
| Stratix III ALM ロジック構造の分割可能な 8入力 LUT | |
| デジタル信号処理 (DSP) ブロック | |
| TriMatrix メモリ | |
| 外部メモリ・インタフェース | |
