設計生産性に優れたQuartus® II ソフトウェアにより、比類のないレベルの性能と迅速な「time-to-market」を実現する Stratix II の設計が可能になります。幅広いデザイン用途に使用可能な IP (Intellectual Property) コアのポートフォリオと併せて、Quartus II ソフトウェアとStratix II FPGAは、業界で最も包括的なプログラマブル・ロジック・ソリューションを提供します。
高集積 FPGA デザインの生産性において最も優れたテクノロジ・リーダ
Quartus II ソフトウェアは、高集積度の Stratix II FPGA デザインのための最高レベルの生産性とデザイン完了までの最速パスを可能にします。伝統的な高集積度の FPGA デザイン・フローと比べて、大幅に生産性を改善します。以下のような生産性向上のための最新機能を活用できます。
- インクリメンタル・コンパイル FPGA で業界初のインクリメンタル・コンパイル機能。この機能は性能を維持しながら、デザインの繰り返しに対してより高速なコンパイル時間を達成するトップ・ダウンおよびボトム・アップのチーム・ベース・デザインをサポートします。
- PowerPlay 消費電力解析および最適化テクノロジ PowerPlay テクノロジは、自動化された消費電力最適化能力を提供し、ユーザがデザイン・コンセプトから実装まで、効率的に消費電力を管理するのを支援します。
- SOPC Builder ミスを誘発しやすい手動によるシステム統合作業の変わりに、数分でシステムの構築を可能にするシステム統合ツールです。
- プッシュボタン・フィジカル・シンセシス・テクノロジ および自動化された Design Space Explorer により、デザインの最適化を簡単にします。
- ツール間での幅広いクロス・プローブのサポート により、デザインの問題箇所の特定と修正を支援します。
- ピン・プランナ機能 (PDF) により、I/O ピン・アサイメントの指定、管理および妥当性がとても簡単に行えます。
- 完全なコマンド・ラインおよびツール・コマンド言語 (Tcl) スクリプト・インタフェース により高性能スクリプト機能を提供
- 検証ソリューション
- SDCをネイティブ・サポートするTimeQuest タイミング・アナライザ
- デバイスをリコンフィギュレーションすることなく、インシステムでのメモリおよび定数の更新が可能
- アルテラデバイスへの実装デザインを階層表示するChipEditor
- SignalTap II™ エンベッデド・ロジック・アナライザおよび外部ロジック・アナライザとの統合をサポート
- 業界をリードするサードパーティEDA検証ツールとメソドロジとを統合
高集積 FPGA デザインのパフォーマンス・リーダ
Quartus II ソフトウェアは、高集積 Stratix II FPGA 設計において最高レベルの生産性と設計完了までの最速パスを提供にします。 Quartus II ソフトウェアおよび Stratix II FPGA は、他の高集積 FPGA およびソフトウェア・ソリューションに比べて、性能面で極めて優位です。
- 性能ベンチマーク - Stratix II および Quartus II は業界最高の性能を提供します。
- 先進の配置配線アルゴリズム プッシュボタン操作で、業界最速の処理スピードを提供します。
- デザイン・スペース・エクスプローラ (英語版・PDF) - Quartus II ソフトウェアのデザイン・スペース・エクスプローラ・スクリプトでは、ネットリストの最適化と最新の Quartus II ソフトウェアのコンパイラ設定を自動的に組み合わせることによって、デザイン性能を平均 20％向上させます。
- フィジカル・シンセシスQuartus II ソフトウェアのフィジカル・シンセシスでは、ロジック接続の再配線や、レジスタの複製や移動を行うことで、全体的な回路性能を大幅に向上させることができます。
- Nios II プロセッサ- Nios II/f「高速（fast）」コアは、 200 MHz 以上の速度で動作するように最適化され、最大性能を達成するように設計されています。
FPGA と ASIC の並行開発が可能な唯一のソフトウェア
Quartus II ソフトウェアは唯一、Stratix II FPGA デザインと Hardcopy II ASIC デザインとの間でシームレスな移行を提供します。 Quartus II ソフトウェアは、HardCopy® ASIC デバイスのコンパイルを可能にすることによって、高い性能と低いデバイス・コストを実現する、唯一リスクのない手段を提供します。
