設計およびプロトタイプ作業を完了する前に消費電力を正確に見積もることで、予期せぬ結果を回避することが重要です。 見積りが不正確な場合は、コストが増加するだけでなく、ボードのリスピン、電源回路の変更、冷却ソリューションの変更、信頼性低下などの問題が生じる可能性があります。以下に示すベンチマーク・データは、Stratix® II FPGA および Quartus® II PowerPlay 電力解析ツールを使用すると、Virtex-4 や精度の低い XPower ツールとは異なり、予期せぬ結果を回避し全体のデバイス消費電力を想定範囲に収めることが可能なことを示しています。 ベンチマーク・データの要点は以下のとおりです。
- アルテラの Quartus II PowerPlay 電力解析ツールは非常に高精度 (20% 以内) であるが、ザイリンクス社のツールはかなり精度が低い。
- Stratix II デバイスは Virtex-4 よりダイナミック消費電力が少ないので、結果として全体の消費電力は同等である。
アルテラの Board of Truth (図 1 参照) は、Stratix II EP2S60 デバイスと Virtex-4 LX60 の消費電力を測定し、公正に比較するために設計されたボードです。 このボードは、両方のデバイス用に電気的に分離された同一レイアウトを備えており、各デバイスの電源レールを個別に測定できます。 このボードは、以下の解析においてハードウェア消費電力データの生成に使用されました。 このデータの技術的詳細および測定方法については、ホワイト・ペーパ Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracy をご参照下さい。
図 1. Board of Truth (EP2S60 および LX60 デバイスの消費電力比較に使用)
ダイナミック消費電力は、システムに実装されたデザインで測定することにより、最良の値が得られます。これは、所要周波数において各電源レールで FPGA が消費する電流量を測定することによって算出されます。 スタティック消費電力は個々のデバイスごとに大幅に異なるので、単一デバイスにおける測定結果はあまり意味がないことに注意してください。 代わりにベンダが提供するワースト・ケース仕様を使用する必要があります (スタティック消費電力のセクションで説明)。
競合と比較したQuartus II PowerPlay ツールの正確さ
正しい熱設計のソリューションや電源デザインのためには、正確な消費電力の見積りが不可欠であり、またそれによってユーザやＦＰＧＡソフトウェアは消費電力を最適化することもできます。アルテラの PowerPlay ツール（ Early Power Estimator スプレッドシートおよび Quartus II PowerPlay Power Analyzer） によって段階的に正確な見積り機能が提供され、Quartus II ソフトウェア・バージョン 5.0 サービス・パック 1 (SP1) を使用して 20% 以内の誤差で消費電力を見積ることができます。
図 2 は、ベンチ測定による消費電力と、Quartus II ソフトウェア・バージョン 5.0 SP1 PowerPlay Power Analyzer と ISE 7.1i SP2 XPower によって生成された見積りの比較を示したものです。多くのFPGA ファンクションをカバーする様々なデザインが使用されています。Quartus II PowerPlay による結果はシリコン実測値の 20% 以内ですが、ザイリンクス社の XPower による結果には大きなバラツキがあり、最大 8 倍の過小見積りと最大 3 倍の過大見積りが見られます。
図 2. 20のデザインを使用したQuartus II PowerPlay と ISE XPower のダイナミック消費電力の見積り誤差
注:
* Xilinx ISE XPower ツールは大きく、複雑なvcd (Value Change Dump) ファイルを読み込もうとするとクラッシュしてしまい、見積もりデータが取得できません。このためXPower の見積もりはこれらのデザインでは提供されていません。
** このグラフの詳細およびその他の技術的な詳細情報については、ホワイトペーパー Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracyを参照してください。
より低いダイナミック消費電力
Stratix II と Virtex-4 のダイナミック消費電力を比較するため、アルテラでは多くの FPGAファンクションをカバーする様々なデザインを選択して結果を測定しました (図 3 参照)。Stratix II FPGA はほぼすべての RAM コンフィギュレーションの消費電力で圧倒的な優位性を示しており、ブロック・レベル・ロジックおよびデジタル信号処理 (DSP) デザインのダイナミック消費電力では同等以上の結果になっています。Virtex-4 BRAM へのマッピングが最適な 1,024 x 18 RAM アプリケーションにおいても、21 % 増に止まっています（競合ベンダではStratix II の消費電力が 5 倍になると主張）。MD5 暗号化ハッシュ・ファンクション、FM トランシーバ、3DES, Rijndael（AES） 、JPEG エンコーダなどのユーザ・デザインで、Stratix II では54%低いダイナミック消費電力を実現しています。DSP ブロック、RAM ブロック、およびロジックを使用した完全な顧客HDLデザインであるビーム形成（Beamforming）アプリケーションにおいても、Stratix II FPGA は 47% 低減という優位性を示しています。
図 3. ハードウェア測定に基づく Stratix II と Virtex-4 のダイナミック消費電力の比較
測定結果で Stratix II FPGA のダイナミック消費電力が優れている理由には、Virtex-4 には存在しないいくつかのシリコン・デザインの技術革新が挙げられます。Stratix II FPGA は 層間絶縁膜に Low-k (k = 2.9) を使用しているため、"Reduced-k" (k = 3.6) 誘電材料を使用する Virtex-4 と比較して、メタル・キャパシタンスが 20% 低くなります。画期的なアダプティブ・ロジック・モジュール (ALM) によってさらにロジック要件が緩和され、ロジックを多用するアプリケーションでは消費電力が最大で1/2になります。さらに、TriMatrix™ メモリ・アーキテクチャにより、アプリケーションに最適なサイズのメモリが提供されるので、Virtex-4 と比較して RAM の消費電力が最大で 1/3 になります。
このデータの技術的詳細および測定方法については、ホワイトペーパー Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracy をダウンロードしてください。
スタティック消費電力
スタティック消費電力は、動作周波数に依存しない電流 (トランジスタ内のリーク電流など) から生じます。 すべての CMOS デバイスで、スタティック消費電力はデバイスごとに異なる可能性があるので、測定されたスタティック消費電力は、特定のデバイスがメーカのデバイス仕様に適合するかどうかを確認する場合にのみ有効です。 デバイス間でスタティック消費電力を有効に比較する唯一の方法は、すべての電源レールで集計されたワースト・ケース仕様を比較することです。
表 1 に、ワースト・シリコンの接合温度 85℃ における Stratix II と Virtex-4 のスタティック消費電力の仕様に基づく比較を示します。使用された Stratix II のワースト・ケース仕様は Stratix II 工業用シリコンの仕様であり、Stratix II 一般用デバイス仕様よりスタティック消費電力が低くなります。表の値は、Stratix II FPGA 用の Early Power Estimator 3.0 および Virtex-4 FPGA 用の Web Power Tool 7.1 から得られたものです。表の各デバイスはロジック容量を基準に並べられています。 ただし、EP2S15 および EP2S60 デバイスは、集積度が相対的に低い Virtex-4 デバイスと比較されているため控え目な比較となっております。 ロジック集積度の比較の詳細については、ホワイトペーパー Stratix II vs. Virtex-4 Density Comparisonを参照してください。
|
|||||||||||||
|
|
||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| パーツ |
|
|
|
パーツ |
|
|
|
||||||
|
EP2S15 |
746 mW |
10 mW |
756 mW |
LX15 |
276mW |
92 mW |
368 mW |
||||||
|
|
|
|
|
LX25 |
462mW |
105 mW |
567mW |
||||||
|
EP2S30 |
1.02 W |
12 mW |
1.04 W |
LX40 |
726mW |
122mW |
848mW |
||||||
|
EP2S60 |
1.90 W |
17 mW |
1.92 W |
LX60 |
1.00W |
212mW |
1.21W |
||||||
|
|
|
|
|
LX80 |
1.32 W |
234mW |
1.55W |
||||||
|
EP2S90 |
2.70 W |
22 mW |
2.73 W |
LX100 |
1.75W |
264mW |
2.02W |
||||||
|
EP2S130 |
3.77 W |
29 mW |
3.80 W |
LX160 |
2.30W |
374mW |
2.68W |
||||||
|
EP2S180 |
4.75 W |
37 mW |
4.78 W |
LX200 |
2.93W |
416mW |
3.35W |
||||||
ザイリンクス社の VccAux 電源は、スタティック消費電力の最大 25% を占める可能性があるため、これを考慮する必要があります。全体的に、Virtex-4 はスタティック消費電力において若干の優位性があります。ただし、Stratix II はダイナミック消費電力および I/O 消費電力が低く、スタティック消費電力での差分を補います。さらに、デザインで Virtex-4 DCM を使用すれば、1個あたり 28 mW のスタティック消費電力が追加されますが、Stratix II FPGA のフェーズ・ロック・ループ (PLL) スタティック消費電力は 3 mW 以下です。
このデータの技術的詳細および測定方法については、ホワイトペーパー Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracyをご参照下さい。
最大で 50% 低い I/O 消費電力
アルテラでは、各 Stratix II I/O ピンの総キャパシタンスを低減するため、最新の回路デザイン手法を採用しました。これにより、I/O ピンの高速化、シグナル・インテグリティの向上、および I/O 消費電力の低減が実現します。ピン・キャパシタンスが低いほど、出力ピンでの FPGA 消費電力は低減され、入力ピンをドライブするデバイスの消費電力も低減されて、全体のシステム消費電力が少なくなります。 表 3 に、Straitx II および Virtex-4 FPGA で測定されたピン・キャパシタンスを示します。
|
|||
|
Stratix II |
Virtex-4 |
|
|---|---|---|---|
|
6.1 pF |
12.5 pF |
|
|
5.0 pF |
12.5 pF |
|
このデータの技術的詳細および測定方法については、ホワイトペーパー Stratix II vs. Virtex-4 Power Comparison with Power Estimation Accuracyをダウンロードしてください。
全体の消費電力
完全なユーザ・デザインで Virtex-4 と Stratix II FPGA の全体の消費電力を解析する場合、消費電力の 3つの要素、すなわちスタティック消費電力、ダイナミック消費電力、および I/O 消費電力をすべて考慮する必要があります。 最終的にはお客様のそれぞれのデザインで全体の消費電力を測定することが重要ですが、アルテラのデータベースによる結果は、標準的なデザインにおけるStratix II の全体の消費電力は Virtex-4 と同等かそれ以下であることを示しています。 99 のカスタマ・デザインのベンチマーク結果によると、平均で全体のデバイス消費電力の 67% をダイナミック消費電力が占めています。 全体の消費電力の内、残り 21.7% がスタティック消費電力、11.2% が I/O 消費電力です。全体のデバイス消費電力の支配的要素はダイナミック消費電力なので、Stratix II の持つダイナミック消費電力の優位性は Virtex-4 のスタティック消費電力の優位性を容易に凌駕します。
平均で18% 高い性能
性能におけるリーダーシップを達成することを目的としてStratix II FPGA は開発されました。 図 4 に示すとおり、ベンチマーク結果によると Stratix II は Virtex-4 より平均 18% 高い性能を実現しています。また、全体のデバイス消費電力の低減という目標も、性能を犠牲にすることなく、より低いダイナミック消費電力 と 大差の無いスタティック消費電力を提供することによって達成しています。
上記のベンチマーク・データおよび結果解析の詳細については、ホワイトペーパー Stratix II vs. Virtex-4 Performance Comparisonを参照してください。
図 4: アルテラ・ゾーン (1)
注:
1. このベンチマーク・データでは、テスト用に最高速スピード・グレードの FPGA ファミリ (アルテラ Stratix II および Cyclone® II ファミリ、ザイリンクス社の Virtex-4 および Spartan-3 ファミリ) を使用しており、Quartus II バージョン 5.0 および ISE 7.1i サービス・パック 1 の結果に基づいています。
更に低い消費電力の実現手段: Cyclone II および HardCopy II デバイス
性能要件や機能要件が厳しくないデザインでは、Cyclone II FPGA を使用することにより、Stratix II FPGA と比較してダイナミック消費電力を 35%、スタティック消費電力を 1/4 に低減できます。さらに、コスト削減手段として HardCopy® II を使用すれば、低コストと高性能を実現するとともに、全体の消費電力を 2.5倍低減できます。
