アルテラはシステムの消費電力を削減するために、次の 3つの手法を採用しています。
- シリコン・レベル：Stratix® II 90nm シリコンにおける消費電力の最適化：Stratix II と Virtex-4 消費電力の比較
- 論理設計レベル：PowerPlay 消費電力解析および最適化テクノロジ
- システム・レベル：パワー・マネージメント・リソース・センタ
Stratix II FPGA とその他のFPGAの比較として Stratix II と Virtex-4 消費電力の比較を紹介しています。
ここでは、Stratix II 90nm シリコンにおける消費電力の最適化について説明します。 半導体の消費電力の概要とシリコンでの消費電力を低減するための手法を示します。 半導体メーカは、シリコン・レベルで消費電力を低減するために、多くの手法を使用しています（表1参照）。
図 1. 高性能FPGAデザインにおける標準的な消費電力
注：
- ダイナミック消費電力のコンポーネント
半導体業界では多くの技術を活用して消費電力の低減をシリコン・レベルで目指しています。例えば、低誘電（Low-K）プロセス技術を使用すると、内部および I/O トランジスタの消費電力が 10 パーセント低減されます。図 1 は内部および I/O トランジスタの消費電力が全消費電力の主要な要素であることを示しています。 これらの要素の 10 パーセントの消費電力低減は大きなものです。トランジスタのスレッショルド電圧を調整するなどのその他の技術はダイナミックおよびスタティックな消費電力に影響を与えます。このような調整では影響を最小限に抑えるために、特定のデバイス・セクションでのみ使用できることを理解しておくことが重要です。最後にトリプル・オキサイドのような技術は、スタティックな消費電力（特にコンフィギュレーション RAMのみ）に影響を与えます。
消費電力を最小限に抑え、Stratix II FPGA の性能を最適化するために使用している技術は以下で紹介します。
背景
半導体業界は絶えずより高速で安価なデバイスの供給へと移行しています。 これを実現する1つの方法として、同等の集積度をより小さなダイ・サイズで実現できるプロセスの微細化（130 nm から 90nmへの移行）が考えられます。プロセスの微細化により、決まったスペースにより多くのトランジスタを集積することができます。 トランジスタ間の距離が短くなり低電圧を使用しているので、新しいプロセスに移行すれば性能が向上します。
CMOS デバイスの消費電力は 2つの主要要素で構成されます。 ダイナミックな消費電力は、I/O トランジスタと内部トランジスタのスイッチングによって消費される電力です。 スタティックな消費電力は、トランジスタがスイッチングしていない間に消費される電力です。I/O部のスタティックな消費電力は主に標準I/O規格における終端部分で発生するのに対し、内部のスタティックな消費電力はトランジスタのリーク電流によって生じます。 スタティックな消費電力とダイナミックな消費電力の要素の組み合わせによって、デバイスの全消費電力が構成されます。
微細化が進んだ半導体のプロセス（特に90 nmプロセスで）ではスタティックな消費電力が増加します。特に、トランジスタの大きさが縮小し低い電圧を使用すると、トランジスタがオフ状態でも流れるサブスレッショルド・リーク電流が増加します。したがって、90nm プロセスの使用の際にはスタティックな消費電力が大幅に増加します。
ダイナミックな消費電力はプロセスの微細化に伴って2つの場合で影響を受けます。1つ目はサイズが小さく、低電圧になることでダイナミックな消費電力を劇的に低減することが可能です。しかしながら、90nm プロセスでは高いデバイス動作周波数が使用される可能性が高く、ダイナミックな消費電力は動作周波数の上昇に比例するため、90nm プロセスの高速性を重要視するデザインの場合ダイナミックな消費電力の低減はあまり見込めないでしょう。
シリコンにおける消費電力低減のための手法
プロセスの微細化によって消費電力の全体的な増加が予想されたため、半導体メーカはさまざまな手法を駆使して、ダイナミックな消費電力とスタティックな消費電力の両方の低減を図っています。 シリコンの消費電力を低減するために採用できる手法が多数あります。 表 1 にいくつかの例を説明します。
| 表 1. 90 nm で消費電力を低減するためのシリコン・デザインとプロセス手法 | |||
| 手法 | 電力上の利点 | 具体的な効果・影響 | Stratix II での使用 |
| Vt（スレッショルド電圧）を高くする | スタティックな消費電力が減少する |
|
使用 |
| トランジスタ長 を増やす | スタティックな消費電力が減少する |
|
使用 |
| トリプル・オキサイド | スタティックな消費電力が減少する |
|
不使用 |
| アーキテクチャ上の変更： 4 入力 LUT を 7 入力可変 ALM に | ダイナミックな消費電力が減少する |
|
使用 |
| プロセスの変更： FSG を low-K 誘電体に | アクティブな消費電力が減少する |
|
使用 |
|
低いI/O ピンのキャパシタンス |
アクティブな消費電力が減少する (I/O) |
|
使用 |
|
効率的なクロックの構造 |
アクティブな消費電力が減少する |
|
使用 |
半導体メーカは表 1に示す手法を有効に採用して、シリコンの消費電力を最小限に抑えながら性能を最適化する必要があります。アルテラは顧客の性能要件や製造性を犠牲にすることなく、シリコンの消費電力を可能な限り低く抑えるための手段を考案しました。アルテラの FPGA は発熱が少なく、システムの消費電力は低く抑えられます。アルテラの FPGA を使用する利点は、シリコンの発熱量が小さいため放熱技術を使用する必要性が少なくなり、システムの信頼性が向上し、デザイン・プロセスが簡略化されることです。
