コア・システムへの FPGA の使用が増加するに伴い、FPGA 内に実装されるデザインと IP（Intellectual Property） の保護がより重要になります。アルテラの Stratix® II および Stratix II GX デバイスは、不揮発性デザイン・セキュリティを提供し、デザインをコピー、リバース・エンジニアリング、および改ざんから保護する唯一の高性能、高集積 FPGA です。
Stratix II および Stratix II GX デバイスにおけるデザイン・セキュリティの実装
SRAM ベースの FPGA は揮発性で、パワーアップ時にコンフィギュレーション・ビットストリームをフラッシュ・メモリまたはコンフィギュレーション・デバイスから FPGA に送信する必要があります。 コンフィギュレーション・ビットストリームは、送信中に傍受される可能性があります。 Stratix II および Stratix II GX デバイスは、デザイン・セキュリティを提供するために、128 ビット AES （advanced encryption standard）によるコンフィギュレーション・ビットストリーム暗号化と不揮発性キーを使用しています。 図 1 に、以下の 3 ステップで実行可能な安全なコンフィギュレーション・フローを示します。
- ユーザ定義の AES キーを、Stratix II または Stratix II GX デバイス内の不揮発性キー・ストレージにプログラム
- Quartus® II ソフトウェアが、同じ AES キーを使用して、暗号化されたコンフィギュレーション・ファイルを生成。このコンフィギュレーション・ファイルは、外部フラッシュ・メモリまたは外部コンフィギュレーション・デバイス内に格納
- パワーアップ時に、フラッシュ・メモリまたはコンフィギュレーション・デバイスが暗号化されたコンフィギュレーション・ファイルを Stratix II または Stratix II GX デバイスに送信。Stratix II または Stratix II GX デバイスは、保存されている AES キーを使用してファイルを復号化した後でコンフィギュレーション
図 1. Stratix II および Stratix II GX の安全なコンフィギュレーション・フロー
AES は 連邦情報処理標準規格 （ FIPS-197 ） であり、合衆国の政府機関が機密情報を保護するために使用を承認しているものです。これは商業目的でも世界中で広く採用されています。Stratix II の AES 実装は、FIPS-197 標準規格に準拠していることが確認されています。
Stratix II および Stratix II GX 内のセキュリティ・キー・ストレージは不揮発性であり、表 1 に示すとおり揮発性キー・ストレージに比べて多くの利点をもたらします。
|
表 1. 揮発性セキュリティ・キー に対する不揮発性セキュリティ・キーの利点 |
|
|
利点 |
説明 |
|
バッテリが不要 |
不揮発性キーは、揮発性キーよりも信頼性が高くなっています。 揮発性キーは、システムのパワーダウン時に外部バックアップ・バッテリを必要とします。 バッテリは、寿命が限られており、また動作温度に起因する劣化が生じます。 バッテリが故障した場合、修理のために製品をメーカに返送する必要があり、メンテナンス・コストが高くなります。 |
|
製造の柔軟性 |
不揮発性キーの場合、FPGA を用いてオンボードまたはオフボードにより Stratix II または Stratix II GX デバイス内にセキュリティ・キーをプログラムできます。 セキュリティ・キーは、パートナがボードを別の場所で製造しながら、ソケット・プログラミングによって Stratix II または Stratix II GX デバイス内にプログラムすることができます。 |
|
ASSP ベースまたはロイヤリティ・ベースのビジネス・モデルをサポート |
不揮発性キーにより、設計者は自身の IP を保護しながら Stratix II または Stratix II GX デバイスを ASSP として販売することができます。 設計者は、セキュリティ・キーをプログラムした Stratix II または Stratix II GX デバイスを、暗号化されたコンフィギュレーション・ファイルと共に顧客に出荷できます。 |
|
改ざんに対する保護 |
Stratix II および Stratix II GX デバイスの不揮発性キーは、OTP（one-time programmable） キーです。 暗号化されていないコンフィギュレーション・ファイルまたは間違ったキーで暗号化されたコンフィギュレーション・ファイルで、キーを書き込み済みの Stratix II または Stratix II GX デバイスをコンフィギュレーションすると失敗します。 機密システム・データの盗用や違法行為の実行を目的とする FPGA デザインの改ざんまたは変更の検出が可能です。 |
Stratix II および Stratix II GX のデザイン・セキュリティ機能が有効なアプリケーション
Stratix II および Stratix II GX のデザイン・セキュリティ機能は、貴重な IP や機密情報を内蔵する製品に利点をもたらします。 以下に、アプリケーション例をいくつか示します。
- 知的財産法が適切に施行されていない所で製造または販売される製品 ― Stratix II および Stratix II GX FPGA のビルトイン・デザイン・セキュリティ機能は、設計者の IP、売上、および競争上の優位性を保護します。
- 製品バージョンのコントロールとカスタマイゼーション ― 製品バージョンのコントロールおよびカスタマイゼーションを提供するために、異なる Stratix II または Stratix II GX デバイスに異なるセキュリティ・キーをプログラムすることができます。
- ロイヤリティベースのビジネス・モデル ― IP ベンダは、暗号キーを書き込み済みの Stratix II または Startix II GX FPGA を暗号化されたコンフィギュレーション・ファイルと共に納品すれば、自身の IP に対するロイヤリティ収入を確保できます。 暗号化されたコンフィギュレーション・ファイルは、正しいキーを収めた Stratix II または Stratix II GX FPGA でしか動作しないので、IP ベンダは IP の使用数を把握することができます。
- セキュリティ・ファンクション ― Stratix II および Stratix II GX FPGA は、セキュリティ・ファンクションを実装するシステムでデバイス・レベルのセキュリティを提供します。
- ゲーム・アプリケーション ― Stratix II および Stratix II GX のデザイン・セキュリティ機能の改ざん防止機能は、ゲーム機またはギャンブル機の不正な変更を防止するのに役立ちます。
- 軍用アプリケーションの改ざん防止 ― Stratix II および Stratix II GX FPGA は、軍用テクノロジおよび軍用情報の保護に使用できます。
- ASSP のテスト・マーケティング ― ASSP ベンダは自身の IP を保護しながら、Stratix II または Stratix II GX FPGA によって、自身の ASSP 内の機能をテスト・マーケティングし調整することができます。
詳細については、アルテラにお問い合わせください。
Stratix II および Stratix II GX デザイン・セキュリティ機能の使用方法、および AN341: Using The Design Security Feature in Stratix II Devices (PDF) のコピーの入手方法について詳しくは、 アルテラ® の販売代理店 にお問い合わせください。
