Stratix® II FPGA の高性能ロジック・アーキテクチャを補完するために、アルテラは実績のある TriMatrix™ メモリ構造による広帯域幅メモリへのオンチップ・アクセスと、最新の高性能メモリ・インタフェースをサポートする専用メモリ・インタフェースによるオフチップ・メモリへのアクセスを提供します。Stratix デバイス･ファミリでの成功を基に、アルテラは大手ベンダと提携してユーザが Stratix II FPGA に最新のメモリ・デバイスを接続できるようにしました。Stratix II デバイスの最新のデバイス機能とカスタマイズ可能な IP (Intellectual Property) を使用して、性能を低下させることなく、複雑なシステム・デザインに広範な高集積メモリ・デバイスを迅速かつ容易に統合することができます。
最新の高性能製品アーキテクチャの登場により、総システム・メモリ・バンド幅に対する要求は高まる一方であり、I/O バンド幅および処理能力の要求は新たなレベルに突入しています。このようなメモリ消費量の多いアプリケーションに対応するため、メモリ・デバイス・メーカは、高速データ転送を処理できる大容量で多機能のデバイスを開発してきました。専用メモリ機能に対するアプリケーションの要求が高まるにつれ、メモリのタイプも多様化します。各メモリ・タイプは、速度、コスト、サイズなどの要件に特化されています。
このような要求に対応するために、Stratix II デバイスは表 1 に示すような広範な最先端メモリ・インタフェースをサポートするように設計されています（ディスクリート・デバイスまたはデュアル・インライン・メモリ・モジュール (DIMM) ）。これらのメモリ・デバイス・タイプとアルテラのサポートについては、メモリ・システム・ソリューション ページを参照してください。
|
表 1: Stratix II デバイスでの高性能外部メモリ・インタフェースのサポート | |||
|
メモリ・テクノロジ |
I/O 規格 |
最大バス幅 |
最大クロック速度 |
|
Single Data Rate (SDR) SDRAM |
LVTTL |
72 ビット |
200 MHz |
|
Double Data Rate (DDR) SDRAM |
SSTL-2 Class I, II |
72 ビット |
200 MHz |
|
SSTL-18 Class I, II |
72 ビット |
333 MHz | |
|
RLDRAM II (2) |
1.8-V HSTL Class I, II |
36 ビット |
300 MHz |
|
Quad Data Rate II (QDRII) SRAM (2) |
1.8-V HSTL Class I, II |
36 ビット |
250 MHz |
- 667 Mbp ソリューションに関しましては、日本アルテラまたは販売代理店にお問い合わせください。533 Mbps ソリューションに関しましては、DDR2 コントローラ IP ページを参照してください。
- Stratix II において向上したサポート
性能向上のための最適化
Stratix II デバイスは、外部メモリ・デバイスとの間で、高速で信頼性の高いデータ転送を実現するように設計されています。メモリ・クロック速度が着実に増加している現状で、Stratix II FPGA ファミリはその威力を十分に発揮できます。高速インタフェースの鍵になるのは、すべてのタイミング要求を満たし、最小限の設計労力で性能を最大化する専用 I/O 機能です。これらの機能の概要を表 2 に示します。
|
表 2: Stratix II デバイスの I/O 機能 | ||
|
機能 |
詳細 |
利点 |
|
専用データ・ストローブ DQS 回路 |
|
|
|
専用 DLL (Delay-Locked Loop) |
|
|
|
マルチ・レジスタ I/O エレメント(IOE) |
|
|
|
ソフト・インタフェース・コア |
|
|
|
プログラム可能な入力遅延 |
|
|
図 1 に、Stratix II FPGA IOE とその DDR 機能を示します。
図 1: Stratix II デバイスの I/O 回路
I/O インタフェース固有の機能に加え、Stratix II デバイスは表 3 に示す汎用プログラマブル・ロジック機能を使用してメモリ・インタフェースの性能を最大化します。
|
表 3: 外部インタフェースの性能を向上させる Stratix II デバイスの機能 | ||
|
機能 |
詳細 |
利点 |
|
| |
|
| |
|
| |
Stratix II デバイスに最適化された IP
アルテラは、アルテラと Altera Megafunction Partners Program (AMPPSM) (アルテラと最適化合成可能メガファンクションの開発者間の協定) パートナ (IP メガストア™ Web サイト参照) によって開発およびテストされた、完全にカスタマイズ可能な IP メガファンクション・コントローラ・コアを提供します。また、アルテラは独自のカスタム･メモリ・インタフェースを設計するユーザのために、いくつかのメモリ・コントローラ・デザイン例も提供しています。これらのメガファンクションにより、設計者は Quartus® II ソフトウェアの直感的なグラフィカル・ユーザ・インタフェース (GUI) を使用して、各々の Stratix II デザインに最新の半導体メモリ・テクノロジを迅速かつ容易に組み込むことができます。このプロセスは、Stratix II デバイスの専用外部メモリ・サポート機能をすべて自動的にコンフィギュレーションします。「Time-to-Market」が重要な場合、メモリ・コントローラ IP を利用すれば設計者は製品の機能に集中できます。
