Stratix® II デバイスは、デジタル信号処理 (DSP) ブロック、TriMatrix™ メモリ、高性能 DSP アプリケーション向けに最適化されたALM(adaptive logic module) などの特長を備えています。Stratix II デバイスはビデオ/画像処理、高速デジタル通信などのアプリケーションに最適です。
DSP ブロックは、TriMatrix メモリや ALM と 併用することにより、フィルタリング、ビデオ／画像処理、サイズ変更、チップ・レート処理、イコライゼーション、digital downconversion/digital upconversion (DDC/DUC)、変換、変調などの DSP アルゴリズムを効率的に実装できます。
Stratix II と Stratix II GX のDSP ブロックの動作速度は 450 MHz であり、現在供給されている最先端 DSP プロセッサよりも桁数が大きく、非常に高い DSP スループット（最大 346 GMACS）を実現します。表 1 に示すとおり、DSP ブロックを使用すれば、Stratix II FPGA は JPEG 2000、H.264, WM9、CDMA2000、1x EV DV、HSDPA、W-CDMA、そして WiMAX など、次々に登場する標準規格やプロトコルの DSP スループット要件を容易に満たすことができます。Stratix II GX デバイスは、さらに6.5 Mbps で動作する高速トランシーバを提供し、SDI 実装を可能にします。
|
表 1. DSP ブロックを使用して実装可能な DSP アプリケーション |
|||
|
アプリケーション |
軍用アプリケーション |
画像処理 |
通信 |
|
レーダーおよびソナー |
放送および医療用 |
ワイヤレス |
|
|
アルゴリズムと機能 |
|
|
|
標準規格とプロトコル |
- |
|
|
DSP ブロックの詳細
DSP ブロック・アーキテクチャは、複数の DSP 機能を最小ロジック・リソース利用率により最大性能で実装するように最適化されています。各 DSP ブロックは、標準的な DSP アルゴリズムに要求される乗算器、加算器、減算器、アキュムレータ、加算ユニットを提供します。 図 1 に DSP ブロック・アーキテクチャを示します。
図 1. DSP ブロック・アーキテクチャ
各 DSP ブロックは、多様な乗算ビット・サイズ (9x9、18x18、36x36) および演算モード (乗算、複雑な乗算、乗算・累積、および積和) をサポートでき、DSP ブロックごとに 3.6 GMACS（giga multiply-accumulate operations per second) の DSP スループットを達成可能です。最大の Stratix II デバイスである EP2S180 デバイスは、346 GMACS のスループットを実現する 96 個の DSP ブロックを備えており、最大 384 個の 18x18 乗算器をサポートできます。Stratix II デバイスのスループットの大きさは、今日市場で供給されているシングル・チップ DSP プロセッサを凌駕します。
さらに、DSP ブロックには新たに丸めおよび飽和サポートが追加されており、FPGA に DSP ファームウェア・コードを容易に移植できます。音声処理などの多くのアプリケーションでは、データを格納するメモリ・バッファの幅が固定されているため、丸めおよび飽和が使用されます。かつて、固定小数点数および FPGA を使用するデジタル信号処理の設計者は、丸めと飽和に対応するためにデザインを修正する必要がありました。DSP ブロックでの丸めおよび飽和サポートによって、DSP プロセッサ・ベースのデザインを簡単に FPGA 実装に移植できるようになりました。
最新の Quartus® II ソフトウェアは、さらに Stratix II DSP ブロック・アーキテクチャへの信号処理アルゴリズムのマッピング用に最適化されています。
DSP ブロックの機能の詳細については、Stratix II デバイス･ファミリ･データ･シートを参照してください。
Stratix II FPGA との DSP コプロセッシング
Stratix II FPGA は、高い DSP スループットを必要とする完全な DSP システムを実装するのに使用できます。また、単独ではホスト・プロセッサの処理能力の大半を消費してシステム全体の性能の低下を招く DSP アプリケーションにおいて、最大限の性能が求められる DSP 機能を強化するために、FPGA コプロセッサとしても使用できます。 Stratix II FPGA ベースのコプロセッサは、ホスト・プロセッサの代わりにターボ・デコーディング、エコー・キャンセレーション、マルチユーザ検出、相関器のような複雑な計算を実行することによって、全体的なシステム性能を高めることができます。
Stratix II FPGA とのビデオ／画像処理
ビデオ／画像処理アプリケーション用として、アルテラではビデオ／画像処理(VIP) スイートを開発しました。このスイートには、9のIP MegaCore® セットが搭載されており、それぞれ単体もしくは組み合わせて使用できすべての画像処理要求へのソリューションを提供します。
アルテラは、Stratix II FPGA に DSP デザインを実装するための広範なサポート・サービス、ツール、および開発プラットフォームを設計者に提供します。ユーザ定義の FPGA コプロセッサは、MathWorks 社の業界最先端の MATLAB および Simulink ツールをベースにした、アルテラのデータ・フロー・アーキテクチャ開発ツール DSP Builder により素早く開発できます。キャプチャされたコプロセッサ・アーキテクチャは、自動的にアルテラの FPGA に実装するか、またはアルテラの SOPC Builder システム開発ツールにエクスポートして、さらに全体のシステム・アーキテクチャに統合することができます。
アルテラは、デザイン・サイクルのプロトタイプ作成段階におけるハードウェア内での DSP システムの検証に使用できる DSP & ビデオ開発キットも提供しています。
