Stratix vs. Virtex-4：集積度の比較

FPGAを比較する際に、競合デバイスでは誇張したパートナンバー（デバイス名で使用されている数値）を使用しており注意が必要です。革新的な Stratix® II ロジック構造を最新の Quartus® II ソフトウェアで利用すれば、同等なパートナンバーの Virtex-4 デバイスよりも多いロジックをStratix II デバイスに搭載することができます。これは、以下のことを意味します。

• Stratix II EP2S60 は、Virtex-4 XC4VLX60 よりも 18% 多いロジックを搭載し、将来のデザインの拡張にも余裕を持って対応可能
• 最も集積度の高い Stratix II デバイスの EP2S180 は、XC4VLX200 よりも 5% 多いロジック、50% 多いメモリ、そして4倍のDSP リソース、21% 多いユーザI/O ピンを搭載

図 1. に等価の 4 入力 LUT に正規化された Stratix II と Virtex-4 のロジック集積度の比較を示します。

図 1. Stratix II と Virtex-4 のロジック集積度の比較

集積度ベンチマーク

Stratix II の基本的なロジック構造はアダプティブ・ロジック・モジュール (ALM)、Virtex-4 の基本ロジック構造はスライスなので、これらをさまざまな側面から比較したベンチマークが必要です。ベンチマーク解析は、Synplify Version 8.0、Quartus II Version 5.0、および ISE Version 7.1i SP1を使用して、70 以上の実際のカスタマ・デザインで実行しました。この手法によって性能を確定し、面積を最適化しています。その結果を図 2 に示します。

図 2. Stratix II ALM vs. Virtex-4 スライスのベンチマーク

平均して、Stratix II の ALM 1 つは、 Virtex-4 の 1.3 スライスと等価なので、Stratix II EP2S60 (24,176 ALM を搭載) は Virtex-4 XC4VLX60 (26,624 スライス) よりもロジック容量が 20% 増加します。ベンチマークの詳細な説明は、Stratix II vs. Virtex-4 Density Comparison White Paper (PDF) に記載されています。 さらに、現在提供されているオープン・コア・デザインにより集積度のベンチマーク結果をさらに説明しています。

Stratix II の集積度の優位性は、主に以下の 2つの要因によるものです。

• Stratix II ALM は Virtex-4 スライスよりも効率がよい
• Quartus II ソフトウェアのほうが ISE よりも面積の最適化に優れている

Stratix II ALM アーキテクチャの利点

Stratix II デバイスの新しい革新的なロジック構造は、前例のないロジック容量を実現します。 表 1 に Stratix II ファミリと Virtex-4 ファミリとのシンプルなファンクション・ロジック・リソースの消費量の比較を示します。 Stratix II ALM の幅広い入力の LUT と柔軟な LUT サイズのサポートにより、Stratix II ファミリは面積効率がさらに向上しています。

Quartus II デザイン・ソフトウェア

Quartus II は最新の面積効率最適化アルゴリズムを提供しており、これによって Stratix II FPGA は同じデザインに対して、Virtex-4 FPGA と同等な性能を維持しながら、より優れた面積効率を達成しています。また、Quartus II は 性能を優先した場合はさらなる性能最適化を提供します。表 2 に最高の面積効率を実現する Quartus II の設定を示します。

Stratix II の全体的な強み

アルテラのベンチマークの結果は、Stratix II ALMはVirtex-4 スライスと比較して効率のよいことを示しており、Stratix II と Virtex-4 の集積度の違いを再認識することができます。 集積度の比較チャート (図 1) を使用して、デバイスの集積度を比較してください。ベンチマークを詳細に説明した Stratix II vs. Virtex-4 Density Comparison White Paper (PDF) をお読みになり、Quartus II でのデザインをお試しください。

関連リンク

• Stratix II vs. Virtex-4: オープン・コアによる集積度のベンチマーク