Stratix® II デバイスの新しい革新的なロジック構造は、前例のない性能およびロジック効率を実現します。このロジック構造は、ALM（Adaptive Logic Module）として知られる基本ロジック・ユニットで構成されています。各ALMには、LUTベースの様々なリソース、2つの加算器、キャリー・チェイン・セグメント、2つのフリップ・フロップおよび2つのLUT(ALUT)に柔軟に分割することができる多くのロジック強化機能を含んでいます。最大 7 つの入力を持つロジック・ファンクションを 1 個の ALM で実装できます。
調査によれば、ルック・アップ・テーブル（LUT）は入力数が多いほど FPGA デザインで良好な性能を提供することが判明しています。同時に、入力 が 4 以下の LUT のアレイを使用するロジック・ファブリックは面積効 入力 LUT ベースの FPGA と同等で、ロジック効率は 4 入力 LUT を使用したプログラマブル・デバイスよりも優れています。図 1 に 1 個の ALM でサポート可能な個々の LU構成を示し、表 1 で各 ALM構成を説明します。
図 1. Stratix II ALM構成
|
表 1. Stratix II ALM構成 | |
|
例 |
説明 |
|
|
Stratix II デバイスのロジック構造では、ALM ごとに 2 個の独立した 4 入力（または 3 入力以下）の LUT を実装できます。この構成には「下位互換性」があり、従来の 4 入力デザインを Stratix II デバイス・ファミリに移行するのに最適です。 |
|
|
Stratix II ALM は、ALM ごとに 1 個の 5 入力 LUT と 1 個の 3 入力 LUT を実装できます。2 個の LUT の入力はそれぞれ独立しています。3 入力 LUT を使用して、入力が 3 つ以下の任意のロジック・ファンクションを実装できます。したがって、5 入力 LUT と 2 入力 LUT も可能です。 |
|
|
Stratix II アーキテクチャ内の ALM は、ALM ごとに 1 個の 5 入力 LUT と 1 個の 4 入力 LUT を実装するようにコンフィギュレーションできます。いずれかの入力を 2 個の LUT 間で共有させる必要があります。5 入力 LUT には最大 4 個の独立した入力があります。4 入力 LUT には最大 3 個の独立した入力があります。LUT 間での入力の共有は FPGA デザインではきわめて一般的であり、Quartus II ソフトウェアはこの方法で構造化されたロジック・ファンクションを自動検出します。 |
|
|
Stratix II ALM は、ALM ごとに 2 個の 5 入力 LUT を実装できます。この場合、LUT 間の入力のうち 2 つは共通で、各 5 入力 LUT に対して最大 3 つの独立した入力が許容されます。 |
|
|
Stratix II ALM は、ALM ごとに任意の 6 入力ロジック・ファンクションをサポートします。同じロジック動作と 4 つの共有入力を持つ 6 入力ファンクションが 2 個ある場合、これら 2 個の 6 入力ファンクションは 1 個の Stratix II ALM で実装できます。 例えば、4 本のデータ入力ラインと 2 組の固有の選択信号を持つ 4x2 クロスバー・スイッチは、Stratix デバイスで実現した場合4 個の LE を必要とします。Stratix II デバイスでは、この同じファンクションに使用される ALM は 1 個だけです。別の例では、1 個の Stratix II ALM で 4 つの共通入力を持つ 6 入力 AND ゲートを 2 個実装できます。Stratix デバイスでは同じファンクションを実現した場合3個の LE が必要です。 |
|
|
拡張モードでは、Stratix II ロジック構造は、ALM ごとに最大 7 つの入力を有する特定のロジック・ファンクションを実行できます。 Quartus II ソフトウェアは、該当する 7 入力ファンクションを自動的に認識し、1 個の ALM 内に適合させます。1 個の ALM 内に実装できる 7 入力ファンクションの種類に関する詳細については、Stratix II デバイス・ハンドブック を参照してください。 |
ALM の性能の利点
入力数の多いロジック・ファンクションを実装する場合、ロジック・ファンクションは、FPGA 内のルック・アップ・テーブル（LUT）のサイズ（入力数）によって制限され、複数のLUTがカスケード接続されている小さなロジック・ブロックによって実現されます。カスケード接続されている LUT はそれぞれ、1 つのロジック・レベルと見なされます。クリティカル・パス上のロジック・レベル数およびプログラマブル配線セグメントは、システムの性能に影響します。ロジック・レベルおよび配線セグメント数が多いほど、ロジックの伝播遅延が長くなり、システム性能が遅くなります。
Stratix II ALM は単純な 4 入力 LUT 構造を上回り、ロジック容量を拡張して、5 入力または 6 入力の任意のロジック・ファンクションを効率的に構築します。汎用 4 入力 LUT ロジック構造と ALM ベースのロジック構造の比較については、図 2 を参照してください。 ALM を拡張 LUT モードで構成すると、ALM ごとに多数の 7 入力ファンクションを実装できます。Staratix II ロジック構造では、各 ALM が入力数の多いファンクションをサポートして以下を実現することにより、平均 50% の性能向上を達成します。
- 組み合わせロジック全体で必要なロジック・レベル数の低減
- 4 入力 LUT の実装に必要な追加のプログラマブル配線の削減
- 一般配線リソースの要求の緩和
図 2. Stratix II ALM 独自の 6 入力 LUT のサポートによるロジック・レベルおよびプログラマブル配線遅延の低減
ALM のロジック効率の利点
ALM の柔軟なロジック構造により、Stratix II FPGA は以前の FPGA ファミリよりもロジック効率が 25% 向上します。重要な革新技術は、Stratix II ALM が、異なるサイズの 2 つのルック・アップ・テーブルをデザインの組み合わせロジック（サイズの異なるさらに小さなロジック・ブロックに分解される）と完全に一致するように実装できることです。
Quartus II ソフトウェアは、異なるサイズの LUT を実装するために、Stratix II ALM の可能性を自動的に最大限利用することができます。図 3 に示すとおり、従来の 4 入力 LUT 構造で 3 つの変数のファンクションを実装するときは、4番目の未使用ポートは無駄になります。しかし、Stratix II ALM の場合は、3 変数ファンクションを実装した後でも 4番目のポートを使用して 5 入力 LUT を実装できます。.
図 3. Stratix II のロジック効率の例
Stratix II ロジック構造はロジック効率をさらに向上させ、1 つの ALM で同じロジック動作を実行する 2 個の 6 入力 LUT を実装できるようにします。図 4 に示すとおり、4x2 クロスバー・スイッチは汎用 4 入力 LUT アーキテクチャで 4 個の LUT を使用しますが、このデザインは 1 個の Stratix II ALM に収まります。
図 4. 一般的な 4 入力 LUT ロジック構造 vs. Stratix II 4x2 クロスバー・スイッチ・ロジック構造
幅広い入力の LUT を 1 個の Stratix II ALM 内に実装して達成される卓越した性能と抜群のロジック効率を併せ持つ Stratix II デバイス・ファミリは、高性能および高集積デザインに最適な選択肢です。
| 表 2. Stratix II についての詳細 | |
| トピック | 説明 |
|---|---|
| 性能比較 | Stratix II と競合デバイスとの性能を比較 |
| アーキテクチャ | FPGA Architecture White Paper |
| Performance and Logic Efficiency Analysis White Paper | |
| ALM の 8 入力フラクチャラブル LUT | |
| デザイン・ビルディング・ブロック | |
| エンベデッド加算器 | |
| DSP | DSP ブロック |
| DSP パフォーマンス・センタ | |
