FPGAが集積度、機能性および性能などの点で進化するにつれて、従来ASICまたはASSPが用いられたより重要なシステム・ファンクション上でますます使用されています。アルテラの Stratix® II GX デバイスにより、設計者は要求されるデザイン要件を満足しながら、FPGA デザインを改ざんや複製から守り、知的財産を保護することができます。Stratix II GX デバイスは、128 ビット AES (Advanced Encryption Standard)と不揮発性のキーを使用してコンフィギュレーション・ビットストリーム暗号化をサポートする業界初の FPGA です。
Stratix II GX デバイスにおけるデザイン・セキュリティの実装
SRAM ベースの FPGA では、揮発性でパワーアップ時にコンフィギュレーション・ビットストリームをフラッシュ・メモリまたはコンフィギュレーション・デバイスから FPGA に送信する必要があります。Stratix II GX FPGAは、デザイン・セキュリティを有効にするために、128 ビット AES、不揮発性のキーを使用してコンフィギュレーション・ビットストリームを暗号化します。AES は今日利用可能なもっとも高度な暗号化アルゴリズムで、NIST (National Institute of Standards and Technology) 暗号規格として以前使用されていたDES(Ddesign eEncryption Sstandard)を取って代わるために開発されました。AES はFIPS (Federal Information Processing Standard)が選択し、機密情報を保護するため（FIPS-197を参照）に合衆国政府が採用しています。128ビットのAESのキーはDES(56ビットのキー・サイズ)やトリプルDES(112ビットの有効なキーサイズ)よりはるかに安全です。不揮発性のキーはバッテリー・バックアップの必要をなくし、電源がオフであっても、その情報を保持します。図 1 に、3 ステップで実装可能で安全なコンフィギュレーション・フローを示します。
- 128 ビット AES キーは、Stratix II GX デバイスの不揮発性キー・ストレージにプログラムされます。
- Quartus® II 開発ソフトウェアは、同じ AES キーを使用して、暗号化されたコンフィギュレーション・ファイルを生成します。このコンフィギュレーション・ファイルは、フラッシュ・メモリまたはコンフィギュレーション・デバイス内に保存されます。
- パワーアップ時、フラッシュ・メモリまたはコンフィギュレーション・デバイスは暗号化されたコンフィギュレーション・ファイルを Stratix II GX デバイスに送信します。Stratix II GX デバイスは、保存されている AES キーを使用してファイルを復号化し、自身をコンフィギュレーションします。
暗号化されたコンフィギュレーション・ファイルはキーなしでは解読することができず、知的財産の盗用を防ぎます。
図 1. Stratix II GX のセキュリティ・コンフィギュレーション・フロー
Stratix II GX デバイス・ファミリは、高性能、高集積度、および機能豊富なアーキテクチャを備えているのに加えて、設計者がデザインを保護することができます。詳細または FPGA デザインを保護するための Stratix II GX デザイン・セキュリティ機能の使用方法については、販売代理店にお問い合わせください。
