Stratix® II GX デバイスは、DPA (Dynamic Phase Alignment) 回路を内蔵することによって、更に拡張されたソース・シンクロナス・プロトコルのサポートを提供します。Stratix II GX デバイスの拡張ソース・シンクロナス・チャネルは 1 Gbps のデータ転送をサポートしています。また、専用 DPA 回路によりクロック-チャネル間およびチャネル間スキューによって生じる信号アライメントの問題が解消されるため、プリント回路基板（PCB）デザインが簡略化されます。 Stratix II GX デバイスは、SPI-4.2、SFI-4、XSBI、RapidIO™、HyperTransport™、Network Processing Forum (NPF) Streaming Interface (SI) または NPSI、および UTOPIA IV 規格（表 1 参照）などの多彩な高速プロトコルをサポートします。
設計者は、アルテラの IP (Intellectual Property) コアを使用し、Atlantic™ インタフェースを通して高速インタフェースをブリッジすることができます。さらに、Stratix II GX デバイスは、1 つのデバイスで同時に複数の広帯域インタフェースをサポートできるため、比類のないブリッジ・ソリューションが実現します。
図 1. 各種高速プロトコル・インタフェースに対する Stratix II GX サポート
- ASSP = Application-specific standard product（特定用途向け標準製品）
|
表 1. Stratix II GX デバイスでサポートされる標準インタフェース | |||||||
|
機能 |
SPI-4.2 |
SFI-4 |
XSBI |
RapidIO |
HyperTransport |
NPSI |
Utopia IV |
|
プロトコルのバンド幅 (Gbps) |
10 |
10 |
10 |
10 |
6.4 |
16 |
10 |
|
データ（バス幅） |
16 |
16 |
16 |
8, 16 |
8, 16 |
16 |
8, 16, 32 |
|
コントロールまたはフレーム |
1 |
0 |
0 |
1 |
1, 2 |
5 |
1 |
|
利用可能な合計Tx チャネル数 |
21 |
17 |
17 |
10, 19 |
10, 19 |
23 |
10, 18, 34 |
|
利用可能な合計 Rx チャネル数 |
19 |
16 |
16 |
9, 17 |
9, 17 |
21 |
9, 17, 33 |
|
クロック |
1 |
1 |
1 |
1, 2 |
1, 2 |
1 |
1 |
|
最大データ・レート (Mbps) |
1,000 |
622.08 |
644.53 |
1,000 |
1,000 |
1,000 |
415 |
|
最大クロック・レート (MHz) |
622 |
622.08 |
644.53 |
500 |
500 |
500 |
415 |
|
電気規格 |
LVDS |
LVDS |
LVDS |
LVDS |
HyperTransport |
LVDS |
LVDS |
SPI-4.2
SPI-4.2 規格は、OC-192 SONET/SDH、10 ギガビット・イーサネット・アプリケーション、そして業界標準になりつつあるチップ間インタフェースを含む 10 Gbps システムで使用され、物理層 (PHY) およびリンク層デバイス間で 10 Gbps の速度によりセルとパケット間の転送をインタフェースします。Stratix II GX デバイスの DPA 回路は、継続的にサンプリング・クロックを着信データに揃えることによって、クロック-チャネル間およびチャネル間スキューの要件をなくします。TriMatrix™ メモリ、最新フェーズ・ロック・ループ（PLL）テクノロジ、DDR（double-data rate）I/O 能力などの特長を Stratix II GX ファミリの最新差動 I/O 機能と組み合わせることにより、1-Gbps SPI-4.2 ソリューションを提供します。DPA の詳細は、Stratix II GX ソース・シンクロナス信号方式のページ に記載されています。
SFI-4
SFI-4 は、フレーマおよびシリアライザ／デシリアライザ（SERDES）をリンクするために、OC-192 SONET システムで使用される OIF (Optical Internetworking Forum) 規格です。Stratix II GX デバイスは、クロック周波数とデータ・レート間に要求される 1 対 1 の関係を維持しながら、622.08 Mbps の所要データ・レートをサポートします。Stratix II GX 差動 I/O PLL は、これらの高クロック周波数をサポートするように設計されました。システムのオーバヘッドに対応するために、より高いデータ・レートもサポートされています。Stratix II GX SFI-4 のサポートは、高集積度プログラマブル・ロジックがカバーする範囲をバックプレーンから物理層デバイスにまで拡大し、設計者に SOPC (system-on-a-programmable-chip) ソリューションを提供します。
XSBI
10 ギガビット・イーサネット XSBI プロトコルは、SFI-4 規格をベースにし、10 Gbps 物理層実装ファミリ（総称して 10GBASE-R と呼びます）に共通する物理コーディング・サブレイヤ（PCS）および物理媒体接続（PMA）サブレイヤへの接続に使用される 16 ビット LVDS インタフェースです。Stratix II GX デバイスは、クロック周波数とデータ・レート間に必要な 1 対 1 の関係を維持しながら、最大 644.53 Mbps の所要データ・レートをサポートします。Stratix II GX 差動 I/O PLL は、この 1:1 の関係に必要な高クロック周波数をサポートするように設計されました。
RapidIO
RapidIO インタコネクト・アーキテクチャは、ネットワーク・プロセッサ、デジタル信号処理（DSP）デバイス、および他のペリフェラル・デバイスをリンクするように設計されました。これは、高性能のパケット交換インタコネクト・テクノロジで、LVDS リンクの使用により、10 Gbps を超えるスループットを達成可能です。Stratix II GX デバイスは、 RapidIO標準規格を実現するため 500 MHz のクロック周波数と 1 Gbps のデータ・レートをサポートしています。Stratix II GX ファミリの最先端エンベデッド・メモリ・リソースである TriMatrix メモリは、Stratix II GX デバイスへの RapidIO システムの実装に要求されるバッファリングに容易に対応します。
HyperTransport
HyperTransport テクノロジは、主にプロセッサ・インタフェースとして使用される高速・高性能のポイント・ツー・ポイント・リンク・テクノロジです。Stratix II GX 差動 I/O バッファは、（転送データを基準にして）中央に揃えられたクロックや DDR I/O 信号方式の要件を含む、HyperTransport テクノロジの物理層に対する特定要件をサポートするように設計されています。
NPSI
Network Processor Forum は、物理層 (PHY) デバイス（フレーマ、マッパ、MAC）、ネットワーク・プロセッサ、ネットワーク・コプロセッサ、およびスイッチ・ファブリックなどのネットワーク処理デバイス間における OC-192 レートでのトラフィックの転送に対するインタフェースを定義しました。ストリーミング・インタフェースは、プロセッサ/コプロセッサからメモリへのインタフェースであるルックアサイド・インタフェースと共存します。Stratix II GX デバイスは NPSI インタフェースに準拠しています。
